CHƯƠNG 1. GIỚI THIỆU CHUNG
(Thời gian trung bình mỗi câu: 1 phút)
(42 câu)
1.1 Trình tự xử lý thông tin của máy tính điện tử là:
a. CPU -> Đĩa cứng -> Màn hình
b. Nhận thông tin -> Xử lý thông tin -> Xuất thông tin(Đ)
c. CPU -> Bàn phím -> Màn hình
d. Màn hình - > Máy in -> Đĩa mềm
1.2. Các chức năng cơ bản của máy tính:
a. Lưu trữ dữ liệu, Chạy chương trình, Nối ghép với TBNV, Truy nhập bộ nhớ.
b. Trao đổi dữ liệu, Điều khiển, Thực hiện lệnh, Xử lý dữ liệu.
c. Lưu trữ dữ liệu, Xử lý dữ liệu, Trao đổi dữ liệu, Điều khiển.(Đ)
d. Điều khiển, Lưu trữ dữ liệu, Thực hiện phép toán, Kết nối Internet.
1.3. Các thành phần cơ bản của máy tính:
a. RAM, CPU, ổ đĩa cứng, Bus liên kết
b. Hệ thống nhớ, Bus liên kết, ROM, Bàn phím
c. Hệ thống nhớ, Bộ xử lý, Màn hình, Chuột
d. Hệ thống nhớ, Bộ xử lý, Hệ thống vào ra, Bus liên kết(Đ)
1.4. Bộ xử lý gồm các thành phần (không kể bus bên trong):
a. Khối điều khiển, Các thanh ghi, Cổng vào/ra
b. Khối điền khiển, ALU, Các thanh ghi(Đ)
c. Các thanh ghi, DAC, Khối điều khiển
d. ALU, Các thanh ghi, Cổng vào/ra.
1.5. Hệ thống nhớ của máy tính bao gồm:
a. Cache, Bộ nhớ ngoài
b. Bộ nhớ ngoài, ROM
c. Đĩa quang, Bộ nhớ trong
d. Bộ nhớ trong, Bộ nhớ ngoài(Đ)
1.6. Hệ thống vào/ra của máy tính không bao gồm đồng thời các thiết bị sau:
a. Đĩa từ, Loa, Đĩa CD-ROM
b. Màn hình, RAM, Máy in
c. CPU, Chuột, Máy quét ảnh
d. ROM, RAM, Các thanh ghi(Đ)
1.7. Trong máy tính, có các loại bus liên kết hệ thống như sau:
a. Chỉ dẫn, Chức năng, Điều khiển
b. Điều khiển, Dữ liệu, Địa chỉ(Đ)
c. Dữ liệu, Phụ thuộc, Điều khiển
d. Dữ liệu, Điều khiển, Phụ trợ
1.8. Các hoạt động của máy tính gồm:
a. Ngắt, Giải mã lệnh, Vào/ra
b. Xử lý số liệu, Ngắt, Thực hiện chương trình
c. Thực hiện chương trình, ngắt, vào/ra(Đ)
d. Tính toán kết quả, Lưu trữ dữ liệu, vào/ra
1.9. Bộ đếm chương trình của máy tính không phải là:
a. Thanh ghi chứa địa chỉ lệnh
b. Thanh ghi chứa lệnh sắp thực hiện
c. Thanh ghi chứa địa chỉ lệnh sắp thực hiện
d. Thanh ghi
1.10. Có các loại ngắt sau trong máy tính:
a. Ngắt cứng, ngắt mềm, ngắt trung gian
b. Ngắt ngoại lệ, ngắt cứng, ngắt INTR
c. Ngắt mềm, ngắt NMI, ngắt cứng
d. Ngắt cứng, ngắt mềm, ngắt ngoại lệ(Đ)
1.11. Trong máy tính, ngắt NMI là:
a. Ngắt ngoại lệ không chắn được
b. Ngắt mềm không chắn được
c. Ngắt cứng không chắn được(Đ)
d. Ngắt mềm chắn được
1.12. Khi Bộ xử lý đang thực hiện chương trình, nếu có ngắt (không bị cấm) gửi đến, thì nó:
a. Thực hiện xong chương trình rồi thực hiện ngắt
b. Từ chối ngắt, không phục vụ
c. Phục vụ ngắt ngay, sau đó thực hiện chương trình
d. Thực hiện xong lệnh hiện tại, rồi phục vụ ngắt, cuối cùng quay lại thực hiện tiếp chương trình.( Đ-t 21)
1.13. Máy tính Von Newmann là máy tính:
a. Chỉ có 01 bộ xử lý, thực hiện các lệnh tuần tự
b. Có thể thực hiện nhiều lệnh cùng một lúc (song song)
c. Thực hiện theo chương trình nằm sẵn bên trong bộ nhớ
d. Cả a và c(Đ)
1.14. Máy tính ENIAC là máy tính:
a. Do Bộ giáo dục Mỹ đặt hàng
b. Là máy tính ra đời vào những năm 1970
c. Dùng vi mạch cỡ nhỏ và cỡ vừa
d. Là máy tính đầu tiên trên thế giới(Đ)
1.15. Đối với các tín hiệu điều khiển, phát biểu nào sau đây là sai:
a. MEMR là tín hiệu đọc lệnh (dữ liệu) từ bộ nhớ
b. MEMW là tín hiệu đọc lệnh từ bộ nhớ(Đ)
c. IOR là tín hiệu đọc dữ liệu từ cổng vào ra
d. IOW là tín hiệu ghi dữ liệu ra cổng vào ra
1.16. Phát biểu nào sau đây là đúng:
a. INTR là tín hiệu cứng chắn được(Đ)
b. INTR là tín hiệu ngắt mềm
c. INTR là tín hiệu ngắt cứng không chắn được
d. INTR là một tín hiệu ngắt ngoại lệ
1.17. Phát biểu nào sau đây là sai:
a. INTA là tín hiệu CPU trả lời đồng ý chấp nhận ngắt
b. INTA là tín hiệu gửi từ bộ xử lý ra ngoài
c. INTA là tín hiệu từ bên ngoài yêu cầu ngắt CPU(Đ)
d. Cả a và b đều đúng
1.18. Phát biểu nào sau đây là đúng:
a. HOLD là tín hiệu CPU trả lời ra bên ngoài
b. HOLD không phải là tín hiệu điều khiển
c. HOLD là tín hiệu điều khiển xin ngắt
d. HOLD là tín hiệu từ bên ngoài xin CPU nhường bus(Đ)
1.19. Phát biểu nào sau đây là đúng:
a. HLDA là tín hiệu CPU chấp nhận nhường bus(Đ)
b. HLDA là tín hiệu CPU không chấp nhận nhường bus
c. HLDA là tín hiệu yêu cầu CPU nhường bus
d. HLDA là một ngắt mềm
1.20. Cho đến nay, máy tính đã phát triển qua:
a. 5 thế hệ
b. 4 thế hệ(Đ)
c. 3 thế hệ
d. 2 thế hệ
1.21. Trong các giai đoạn phát triển của máy tính, phát biểu nào sau đây là đúng:
a. Thế hệ thứ nhất dùng transistor
b. Thế hệ thứ ba dùng transistor
c. Thế hệ thứ nhất dùng đèn điện tử chân không(Đ)
d. Thế hệ thứ tư dùng vi mạch SSI và MSI
1.22. Trong các giai đoạn phát triển của máy tính, phát biểu nào sau đây là sai:
a. Thế hệ thứ hai dùng transistor
b. Thế hệ thứ ba dùng transistor(Đ)
c. Thế hệ thứ nhất dùng đèn điện tử chân không
d. Thế hệ thứ tư dùng vi mạnh
1.23. Theo luật Moore, số lượng transistor sẽ tăng gấp đôi sau mỗi:
a. 22 tháng b. 20 tháng
c. 18 tháng (Đ) d. 16 tháng
1.24. Tín hiệu điều khiển MEMR là tín hiệu:
a. Đọc lệnh/dữ liệu từ ngăn nhớ(Đ)
b. Ghi lệnh/dữ liệu ra ngăn nhớ
c. Đọc lệnh từ TBNV
d. Ghi lệnh ra TBNV
1.25. Tín hiệu điều khiển MEMW là tín hiệu:
a. Đọc lệnh/dữ liệu từ ngăn nhớ
b. Ghi lệnh/dữ liệu ra ngăn nhớ
c. Ghi lệnh ra ngăn nhớ
d. Ghi dữ liệu ra ngăn nhớ(Đ)
1.26. Tín hiệu điều khiển IOR là tín hiệu:
a. Đọc lệnh/dữ liệu từ ngăn nhớ
b. Ghi lệnh/dữ liệu ra ngăn nhớ
c. Đọc dữ liệu từ TBNV(Đ)
d. Ghi dữ liệu ra TBNV
1.27. Tín hiệu điều khiển IOW là tín hiệu:
a. Đọc lệnh/dữ liệu từ TBNV
b. Ghi lệnh/dữ liệu ra TBNV
c. Đọc dữ liệu từ TBNV
d. Ghi dữ liệu ra TBNV(Đ)
1.28. Tín hiệu điều khiển INTR là tín hiệu:
a. Từ bên ngoài gửi đến CPU xin ngắt(Đ)
b. Từ CPU gửi ra ngoài xin ngắt
c. Từ bộ nhớ chính gửi đến CPU xin ngắt
d. Từ CPU gửi đến bộ nhớ chính xin ngắt
1.29. Tín hiệu điều khiển INTA là tín hiệu:
a. CPU trả lời không chấp nhận ngắt
b. CPU trả lời chấp nhận ngắt(Đ)
c. Từ bên ngoài gửi đến CPU xin ngắt
d. Ngắt ngoại lệ
1.30. Tín hiệu điều khiển HOLD là tín hiệu:
a. CPU trả lời chấp nhận ngắt
b. CPU gửi ra ngoài xin dùng bus
c. Từ bên ngoài gửi đến CPU xin dùng bus(Đ)
d. Từ bên ngoài gửi đến CPU trả lời không dùng bus
1.31. Tín hiệu điều khiển HLDA là tín hiệu:
a. CPU trả lời không chấp nhận ngắt
b. CPU trả lời chấp nhận ngắt
c. Từ bên ngoài gửi đến CPU xin ngắt
d. CPU trả lời đồng ý nhường bus(Đ)
1.32. Với tín hiệu điều khiển MEMR, phát biểu nào sau đây là sai:
a. Là tín hiệu do CPU phát ra
b. Là tín hiệu điều khiển truy nhập bộ nhớ
c. Là tín hiệu điều khiển ghi(Đ)
d. Là tín hiệu điều khiển đọc
1.33. Với tín hiệu điều khiển MEMW, phát biểu nào sau đây là sai:
a. Là tín hiệu được phát ra bởi CPU
b. Là tín hiệu do bên ngoài gửi đến CPU(Đ)
c. Không phải là tín hiệu truy nhập cổng vào/ra
d. Là tín hiệu điều khiển ghi
1.34. Với tín hiệu điều khiển IOR, phát biểu nào sau đây là sai:
a. Là tín hiệu điều khiển truy nhập cổng vào/ra
b. Là tín hiệu điều khiển do CPU phát ra
c. Là tín hiệu điều khiển đọc
d. Là tín hiệu điều khiển truy nhập CPU(Đ)
1.35. Với tín hiệu điều khiển IOW, phát biểu nào sau đây là sai:
a. Là tín hiệu từ bên ngoài xin ngắt cổng vào/ra(Đ)
b. Là tín hiệu điều khiển do CPU phát ra
c. Là tín hiệu điều khiển được gửi đến cổng vào/ra
d. Là tín hiệu điều khiển ghi dữ liệu
1.36. Với tín hiệu điều khiển INTR, phát biểu nào sau đây là sai:
a. Là tín hiệu điều khiển từ bên ngoài gửi đến CPU
b. Là tín hiệu điều khiển do CPU phát ra(Đ)
c. Là tín hiệu yêu cầu ngắt
d. Là tín hiệu ngắt chắn được
1.37. Với tín hiệu điều khiển INTA, phát biểu nào sau đây là sai:
a. Là tín hiệu chấp nhận ngắt
b. Là tín hiệu điều khiển do CPU phát ra
c. Là tín hiệu điều khiển ghi cổng vào/ra (Đ)
d. Là tín hiệu điều khiển xử lý ngắt
1.38. Với tín hiệu điều khiển NMI, phát biểu nào sau đây là sai:
a. Là tín hiệu từ bên ngoài gửi đến CPU
b. Là tín hiệu ngắt chắn được(Đ)
c. Là tín hiệu ngắt không chắn được
d. CPU không thể từ chối tín hiệu này
1.39. Với tín hiệu điều khiển HOLD, phát biểu nào sau đây là sai:
a. Là tín hiệu do CPU phát ra(Đ)
b. Là tín hiệu từ bên ngoài gửi đến CPU
c. Là tín hiệu xin nhường bus
d. Không phải là tín hiệu đọc cổng vào/ra
1.40. Với tín hiệu điều khiển HLDA, phát biểu nào sau đây là sai:
a. Là tín hiệu trả lời của CPU
b. Là tín hiệu đồng ý nhường bus
c. Là tín hiệu từ bên ngoài gửi đến CPU xin ngắt(Đ)
d. Không phải là tín hiệu xin ngắt từ bên ngoài
1.41. Theo cách phân loại truyền thống, có các loại máy tính sau đây:
a. Bộ vi điều khiển, máy tính cá nhân, máy tính lớn, siêu máy tính, máy vi tính
b. Máy tính xách tay, máy tính lớn, máy tính để bàn, máy vi tính, siêu máy tính
c. Máy tính xách tay, máy tính mini, máy tính lớn, siêu máy tính, máy chủ
d. Bộ vi điều khiển, máy vi tính, máy tính mini, máy tính lớn, siêu máy tính(Đ)
1.42. Theo cách phân loại hiện đại, có các loại máy tính sau đây:
a. Máy tính để bàn, máy tính lớn, máy tính nhúng
b. Máy tính để bàn, máy chủ, máy tính nhúng(Đ)
c. Máy chủ, máy tính mini, máy tính lớn
d. Máy tính mini, máy tính nhúng, siêu máy tính
CHƯƠNG 2. BIỄU DIỄN DỮ LIỆU VÀ SỐ HỌC MÁY TÍNH
(Thời gian trung bình mỗi câu: 2 phút)
(59 câu)
2.1. Đối với số nguyên không dấu, 8 bit, giá trị biểu diễn số 261 là:
a. 1001 0001 b. 1010 1011
c. 1000 0111 d. Không biểu diễn được(Đ)
2.2. Đối với số nguyên không dấu, 8 bit, giá trị biểu diễn số 132 là:
a. 1001 0001 b. 1000 0100(Đ)
c. 1000 0111 d. Không biểu diễn được
2.3. Đối với số nguyên có dấu, 8 bit, giá trị biểu diễn số 129 là:
a. 1001 0001 b. 1010 1011
c. 1000 0111 d. Không biểu diễn được(Đ)(chỉ biểu diễn:-128->127)
2.4. Đối với số nguyên có dấu, 8 bit, giá trị biểu diễn số 124 là:
a. 01111100 (Đ) b. 0101 1011
c. 0100 0111 d. Không biểu diễn được
2.5. Dải biễu diễn số nguyên không dấu, n bit trong máy tính là:
a. 0 -> 2.n b. 0 -> 2.n - 1
c. 0 -> 2n - 1(Đ) d. 0 -> 2n
2.6. Dải biễu diễn số nguyên có dấu, n bit trong máy tính là:
a. - 2(n - 1) -> 2 (n - 1) b. - 2.n - 1 -> 2.n +1
c. - 2n - 1 - 1-> 2n - 1 - 1 d. - 2n - 1 -> 2n -1 - 1(Đ)
2.7. Sơ đồ dưới đây là thuật toán thực hiện:
a. Phép chia số nguyên không dấu
b. Phép nhân số nguyên không dấu
c. Phép nhân số nguyên có dấu
d. Phép chia số nguyên có dâu
2.8. Sơ đồ dưới đây là thuật toán thực hiện:
a. Phép nhân số nguyên không dấu
b. Phép nhân số nguyên có dấu
c. Phép chia số nguyên không dấu
d. Phép chia số nguyên có dấu
2.9. Đối với số nguyên có dấu, 8 bit, dùng phương pháp “Dấu và độ lớn”, giá trị biểu diễn số - 60 là:
a. 0000 1101 b. 0000 1010
c. 1011 1100(Đ) d. 1100 1101
2.10. Đối với số nguyên có dấu, 8 bit, dùng phương pháp “Dấu và độ lớn”, giá trị biểu diễn số - 256 là:
a. 1100 1110 b. 1010 1110
c. 1100 1100 d. Không thể biểu diễn (Đ)
2.11. Đối với số nguyên có dấu, 8 bit, dùng phương pháp “Mã bù 2”, giá trị biểu diễn số 101 là: <<vì là số dương-> biểu diễn dạng nhị phân>>
a. 0110 0101 (Đ) b. 0000 1100
c. 0000 1110 d. 0100 1010
2.12. Đối với số nguyên có dấu, 8 bit, dùng phương pháp “Mã bù 2”, giá trị biểu diễn số - 29 là:
1. đổi số dương tương ứng thành số nhị phân(29=00011101)
2. tìm số bù 1(11100010)
3. tìm số bù 2(số bù 1+1)
a. 1000 0000 b. 1110 0011(Đ)
c. 1111 0000 d. 1000 1111
2.13. Có biểu diễn “1110 0010” đối với số nguyên có dấu, 8 bit, dùng phương pháp “Dấu và độ lớn”, giá trị của nó là:
bít lớn nhất biểu diễn dấu(1->âm)->> 1110 0010=- 27 +26+25+21
a. 136 b. 30
c. - 30 (Đ) d. - 136
2.14. Có biểu diễn “1100 1000” đối với số nguyên có dấu, 8 bit, dùng phương pháp “Mã bù 2”, giá trị của nó là:
a. Không tồn tại b. – 56(Đ)
c. 56 d. 200
2.15. Bảng dưới đây mô tả quá trình thực hiệnphép tính:
A
Q
Q-1
M
0000
0011
0
1001
Giá trị khởi tạo
0111
0011
0
1001
A¬ A - M
0011
1001
1
1001
SHR A, Q, Q-1
0001
1100
1
1001
SHR A, Q, Q-1
1010
1100
1
1001
A¬ A + M
1101
0110
0
1001
SHR A, Q, Q-1
1110
1011
1
1001
SHR A, Q, Q-1
a. 3 ´ 9 = 27 c. (-7) ´ 3 = -21(Đ)
b. 15 ´ 9 = 135 d. 5 ´ 27 = 135
2.16. Có biễu diễn “0000 0000 0010 0101” (dùng mã bù 2, có dấu), giá trị của chúng là:
a. -37 b. 37(Đ)
c. - 21 d. 21
2.17. Bảng dưới đây mô tả quá trình thực hiện phép tính:
A
Q
M = 0011
1111
0101
Khởi tạo giá trị (số chia và bị chia khác dấu)
1110
1010
Dịch trái 1 bit A, Q
0001
M khác dấu A ® A := A + M
1110
1010
A khác dấu sau khi cộng ® Q0 = 0 và phục hồi A
1101
0100
Dịch trái 1 bit A, Q
0000
M khác dấu A ® A := A + M
1101
0100
A khác dấu sau khi cộng ® Q0 = 0 và phục hồi A
1010
1000
Dịch trái 1 bit A, Q
1101
M khác dấu A ® A := A + M
1101
1001
A cùng dấu sau khi cộng ® Q0 = 1
1011
0010
Dịch trái 1 bit A, Q
1110
M khác dấu A ® A := A + M
1110
0011
A cùng dấu sau khi cộng ® Q0=1.
a. 245 : 3 = 81, dư 2 b. 59 : 15 = 3, dư 14
c. 11 : 3 = 3, dư 2 d. (-11) : 3 = (-3), dư (-2)(Đ)
2.18. Sơ đồ dưới đây là thuật toán thực hiện:
a. Phép nhân số nguyên không dấu
b. Phép nhân số nguyên có dấu
c. Phép chia số nguyên không dấu
d. Phép chia số nguyên có dấu
2.19. Bảng dưới đây mô tả quá trình thực hiện phép tính:
C
A
Q
M
0
0000
1011
1100
Giá trị khởi tạo
0
1100
1011
1100
C, A¬ A+M
0
0110
0101
1100
SHR C, A, Q
1
0010
0101
1100
C, A¬ A+M
0
1001
0010
1100
SHR C, A, Q
0
0100
1001
1100
SHR C, A, Q
1
0000
1001
1100
C, A¬ A+M
0
1000
0100
1100
SHR C, A, Q
a. 4 ´ 19 = 76 c. -4 ´ 31 = -124
b. 11 ´ 12 = 132(Đ) d. 6 ´ 22 = 132
2.20. Đối với các số 8 bit, không dấu. Hãy cho biết kết quả khi thực hiện phép cộng: 0100 0111 + 0101 1111:
(0100 0111 + 0101 1111=10100110=166)
a. 146 b. 166(Đ)
c. 176 d. 156
2.21. Đối với các số không dấu, phép cộng trên máy tính cho kết quả sai khi:
a. Cộng hai số dương, cho kết quả âm
b. Cộng hai số âm, cho kết quả dương
c. Có nhớ ra khỏi bit cao nhất(Đ)
d. Cả a và b
2.22. Đối với các số có dấu, phép cộng trên máy tính cho kết quả sai khi:
a. Cộng hai số dương, cho kết quả âm
b. Cộng hai số âm, cho kết quả dương
c. Có nhớ ra khỏi bit cao nhất
d. Cả a và b(Đ)
2.23. Đối với số có dấu, phát biểu nào sau đây là sai:
a. Cộng hai số cùng dấu, tổng luôn đúng(Đ)(trang 6)
b. Cộng hai số khác dấu, tổng luôn đúng
c. Cộng hai số cùng dấu, nếu tổng có cùng dấu thì tổng đúng
d. Cộng hai số cùng dấu, nếu tổng khác dấu thì tổng sai
2.24. Đối với số không dấu, phát biểu nào sau đây là đúng:
a. Khi thực hiện phép cộng, tổng luôn đúng
b. Khi cộng hai số cùng dấu, cho tổng khác dấu
c. Khi cộng có nhớ ra khỏi bit cao nhất, tổng không sai
d. Khi cộng không nhớ ra khỏi bit cao nhất, tổng đúng(Đ)-trang 6
2.25. Đối với số không dấu, 8 bit, xét phép cộng: 240 + 27. Phát biểu nào sau đây là đúng:
a. Tổng là 267
b. Tổng là 11(Đ)
c. Không cho kết quả, vì tràn số
d. Cả a và b đều sai
2.26. Đối với số có dấu, 8 bit, xét phép cộng: (-39) + (-42). Phát biểu nào sau đây là đúng:
a. Không cho kết quả, vì tràn số
b. Không cho kết quả, vì có nhớ ra khỏi bit cao nhất
c. Tổng là -81(Đ)
d. Tổng là 81
2.27. Đối với số có dấu, 8 bit, xét phép cộng: (-73) + (-86). Phát biểu nào sau đây là đúng:
a. Không cho kết quả, vì tràn số
b. Không cho kết quả, vì có nhớ ra khỏi bit cao nhất
c. Tổng là 97(Đ)
d. Tổng là -159
2.28. Đối với số có dấu, 8 bit, xét phép cộng: 91 + 63. Phát biểu nào sau đây là đúng:
a. Không cho kết quả, vì tràn số
b. Kết quả sai, vì có nhớ ra khỏi bit cao nhất
c. Tổng là 154
d. Tổng là -102(Đ)
2.29. Một số thực X bất kỳ, có thể biểu diễn dưới dạng tổng quát như sau:
a. X = (-1).S . M . RE
b. X = (-1)S . M . R.E
c. X = (-1)S . M . RE(Đ)
d. X = (-1)S . M . R.E
2.30. Cho hai số thực X1 và X2 biểu diễn dưới dạng tổng quát. Biểu diễn nào sau đây là đúng đối với phép nhân (X1 . X2):
a. X1 . X2 = (-1)S1. S2 . (M1.M2) . RE1 . E2
b. X1 . X2 = (-1)S1Å S2 . (M1.M2) . RE1 . E2
c. X1 . X2 = (-1)S1+ S2 . (M1.M2) . RE1 + E2
d. X1 . X2 = (-1)S1Å S2 . (M1.M2) . RE1 + E2(Đ)
2.31. . Cho hai số thực X1 và X2 biểu diễn dưới dạng tổng quát. Biểu diễn nào sau đây là đúng đối với phép chia (X1 / X2):
a. X1 . X2 = (-1)S1/ S2 . (M1/M2) . RE1 - E2
b. X1 . X2 = (-1)S1Å S2 . (M1/M2) . RE1 - E2(Đ)
c. X1 . X2 = (-1)S1Å S2 . (M1/M2) . RE1 + E2
d. X1 . X2 = (-1)S1/ S2 . (M1/M2) . RE1 + E2
2.32. Đối với chuẩn IEEE 754/85 về biểu diễn số thực, phát biểu nào sau đây là sai:
a. Có tất cả 3 dạng biểu diễn
b. Các dạng biểu diễn đều dùng cơ số 2
c. Các dạng biểu diễn đều dùng cơ số 10(Đ)
d. Có một dạng dùng 64 bit để biểu diễn
2.33. Đối với chuẩn IEEE 754/85 về biểu diễn số thực, có các dạng sau:
a. Single, Double, Real
b. Single, Double-Extended, Comp
c. Single, Double-Extended, Double(Đ)
d. Double-Extended, Comp, Double
2.34. Trong chuẩn IEEE 754/85, dạng đơn (single) có độ dài:
a. 16 bit b. 128 bit
c. 32 bit(Đ) d. 64 bit
2.35. Trong chuẩn IEEE 754/85, dạng kép (double) có độ dài:
a. 64 bit (Đ) b. 80 bit
c. 32 bit d. 128 bit
2.36. Trong chuẩn IEEE 754/85, dạng kép mở rộng (double-extended) có độ dài:
a. 128 bit b. 80 bit(Đ)
c. 32 bit d. 64 bit
2.37. Đối với dạng đơn (trong chuẩn IEEE 754/85), các bit dành cho các trường (S + E + M) là:
a. 1 + 9 + 22 b. 1 + 8 + 23(Đ)
c. 1 + 10 + 21 d. 1 + 11 + 20
2.38. Đối với dạng kép (trong chuẩn IEEE 754/85), các bit dành cho các trường (S + E + M) là:
a. 1 + 10 + 52 b. 1 + 11 + 64
c. 1 + 11 + 52 (Đ) d. 1 + 15 + 48
2.39. Đối với dạng kép mở rộng (trong chuẩn IEEE 754/85), các bit dành cho các trường (S + E + M) là:
a. 1 + 15 + 64 (Đ) b. 1 + 17 + 62
c. 1 + 10 + 64 d. 1 + 14 + 65
2.40. Dạng biểu diễn IEEE 754/85 của số thực 73,625 là:
73=1001001; 0,625=101;
73,625=1001001,101=1,001001101*26=>E=127+6=133=10000101
Dạng biểu diễn là: S E M=0100/0010/1001/0011/0100…=42 93 40 00
a. 42 39 40 00 H b. 42 93 40 00 H(Đ)
c. 24 93 40 00 H d. 42 39 04 00 H
2.41. Dạng biểu diễn IEEE 754/85 của số thực - 53,125 là:
a. 2C E0 A0 00 H b. C2 00 A0 00 H
c. C2 54 80 00H (Đ) d. C2 00 80 00 H
2.42. Dạng biểu diễn IEEE 754/85 của số thực 101,25 là:
a. 42 CA 80 00 H(Đ) b. 42CA 00 00 H
c. 24 AC 00 00 H d. 24 0080 00 H
2.43. Dạng biểu diễn IEEE 754/85 của số thực - 119,5 là:
a. 2C 00 00 00 H b. 2C EF 00 00 H
c. C2E0 00 00 H d. C2 EF 00 00 H(Đ)
2.44. Cho biểu diễn dưới dạng IEEE 754/85 như sau: C2 82 80 00 H. Giá trị thập phân của nó là:
a. - 65,25 b. - 56,25
c. - 65,52 d. - 56,52
2.45. Cho biểu diễn dưới dạng IEEE 754/85 như sau: C2 BF 00 00 H. Giá trị thập phân của nó là:
a.- 95,25 b. - 95,5
c. - 59,5 d. - 59,25
2.46. Cho biểu diễn dưới dạng IEEE 754/85 như sau: 42 15 00 00 H. Giá trị thập phân của nó là:
a. 37,52 b. 73,25
c. 37,25 d. 73,52
2.47. Cho biểu diễn dưới dạng IEEE 754/85 như sau: 42 22 80 00 H. Giá trị thập phân của nó là:
a. - 40,25 b. 40,25
c. - 40,625 d. 40,625
2.48. Với bộ mã Unicode để mã hoá ký tự, phát biểu nào sau đây là sai:
a. Là bộ mã 16 bit
b. Là bộ mã đa ngôn ngữ
c. Chỉ mã hoá được 256 ký tự
d. Có hỗ trợ các ký tự tiếng Việt
2.49. Với bộ mã ASCII để mã hoá ký tự, phát biểu nào sau đây là sai:
a. Do ANSI thiết kế
b. Là bộ mã 8 bit
c. Có chứa các ký tự điều khiển truyền tin
d. Không hỗ trợ các ký tự điều khiển máy in
2.50. Với bộ mã ASCII, phát biểu nào sau đây là sai:
a. Chứa các ký tự điều khiển màn hình
b. Mã của các ký tự “&”, “%”, “@”, “#” thuộc phần mã mở rộng
c. Mã 30 H -> 39 H là mã của các chữ số
d. Có chứa các ký tự kẻ khung
2.51. Theo chuẩn IEEE 754/85, số thực X biểu diễn dạng đơn (single) là:
a. X = (-1).S . 1,M . RE
b. X = (-1)S . 1,M . R.(E - 127)
c. X = (-1)S . 1,M . RE - 127(Đ)
d. X = (-1)S . 1,M. ER - 127
2.52. Theo chuẩn IEEE 754/85, số thực X biểu diễn dạng kép (double) là:
a. X = (-1).S . 1,M . RE
b. X = (-1)S . 1,M . R.(E - 1023)
c. X = (-1)S . 1,M. ER - 1023
d. X = (-1)S . 1,M . RE - 1023(Đ)
2.53. Theo chuẩn IEEE 754/85, số thực X biểu diễn dạng kép mở rộng (double-extended) là:
a. X = (-1)S . 1,M . RE - 16383(Đ)
b. X = (-1).S . 1,M . RE
c. X = (-1)S . 1,M . R.(E - 16383)
d. X = (-1)S . 1,M. ER - 16383
2.54. Dạng biểu diễn IEEE 754/85 của số thực 31/64 là:
a. E3 F8 00 00 H b. 3E F8 00 00 H
c. 3E 8F 00 00 H d. E3 8F 00 00 H
2.55. Dạng biểu diễn IEEE 754/85 của số thực - 79/32 là:
a. C0 1E 00 00 H b. 0C 1E 00 00 H
c. C0 E1 00 00 H d. 0C E1 00 00 H
2.56. Cho số thực 81,25. Giá trị của nó ở hệ nhị phân là:
a. 100101,10 b. 1010001,01(Đ)
c. 100011,101 d. 100010,011
2.57. Cho số thực 99,3125. Giá trị của nó ở hệ nhị phân là:
a. 111011,1010 b. 111011,0011
c. 111010,0101 d. 1100011,0101(Đ)
2.58. Cho số thực 51/32. Giá trị của nó ở hệ nhị phân là:
a. 1,01011 b. 1, 01110
c. 1,10011(Đ) d. 1,00111
2.59. Cho số thực 33/128. Giá trị của nó ở hệ nhị phân là:
a. 0,0100001(Đ) b. 0,1010101
c. 0,1001100 d. 0,0100011
CHƯƠNG 3. BỘ XỬ LÝ
(Thời gian trung bình mỗi câu: 1 phút)
(32 câu)
3.1. Phát biểu nào dưới đây là sai:
a. Bộ xử lý điều khiển hoạt động của máy tính
b. Bộ xử lý hoạt động theo chương trình nằm sẵn trong bộ nhớ
c. Bộ xử lý được cấu tạo bởi hai thành phần(Đ)
d. Bộ xử lý được cấu tạo bởi ba thành phần
3.2. Để thực hiện 1 lệnh, bộ xử lý phải trải qua:
a. 8 công đoạn b. 7 công đoạn
c. 6 công đoạn d. 5 công đoạn(Đ)
3.3. Xét các công đoạn của bộ xử lý, thứ tự nào là đúng:
a. Giải mã lệnh -> nhận dữ liệu -> xử lý dữ liệu -> ghi dữ liệu -> nhận lệnh
b. Nhận lệnh -> giải mã lệnh -> nhận dữ liệu -> xử lý dữ liệu -> ghi dữ liệu(Đ)
c. Nhận lệnh -> nhận dữ liệu -> giải mã lệnh -> xử lý dữ liệu -> ghi dữ liệu
d. Nhận dữ liệu -> xử lý dữ liệu -> nhận lệnh -> giải mã lệnh -> ghi dữ liệu
3.4. Với công đoạn nhận lệnh của CPU, thứ tự thực hiện là:
a. Bộ đếm chương trình -> Bộ nhớ -> thanh ghi lệnh(Đ)
b. Bộ nhớ -> Bộ đếm chương trình -> thanh ghi lệnh
c. Bộ nhớ -> thanh ghi lệnh -> bộ đếm chương trình
d. Bộ đếm chương trình -> thanh ghi lệnh -> bộ nhớ
3.5. Với công đoạn giải mã lệnh của CPU, thứ tự thực hiện là:
a. Thanh ghi lệnh -> giải mã -> khối điều khiển -> tín hiệu điều khiển
b. Thanh ghi lệnh -> khối điều khiển -> tín hiệu điều khiển -> giải mã
c. Khối điều khiển -> thanh ghi lệnh -> giải mã -> tín hiệu điều khiển
d. Thanh ghi lệnh -> khối điều khiển -> giải mã -> tín hiệu điều khiển(Đ)
3.6. Với công đoạn nhận dữ liệu của CPU, thứ tự thực hiện là:
a. Địa chỉ -> tập thanh ghi -> ngăn nhớ
b. Địa chỉ -> ngăn nhớ -> tập thanh ghi(Đ)
c. Tập thanh ghi -> địa chỉ -> ngăn nhớ
d. Ngăn nhớ -> tập thanh ghi -> địa chỉ
3.7. Với công đoạn xử lý dữ liệu của CPU, thứ tự thực hiện là:
a. Thực hiện phép toán -> ALU -> thanh ghi dữ liệu
b. Thực hiện phép toán -> thanh ghi dữ liệu -> ALU
c. ALU -> thực hiện phép toán -> thanh ghi dữ liệu(Đ)
d. ALU -> thanh ghi dữ liệu -> thực hiện phép toán
3.8. Với công đoạn ghi dữ liệu của CPU, thứ tự thực hiện là:
a. Địa chỉ -> tập thanh ghi -> ngăn nhớ(Đ)
b. Địa chỉ -> ngăn nhớ -> tập thanh ghi
c. Tập thanh ghi -> địa chỉ -> ngăn nhớ
d. Tập thanh ghi -> ngăn nhớ -> địa chỉ
3.9. Bộ xử lý nhận lệnh tại:
a. Bộ nhớ hoặc thiết bị ngoại vi
b. Bộ nhớ(Đ)-trang 21
c. Thiết bị ngoại vi
d. CPU
3.10. Bộ xử lý nhận dữ liệu tại:
a. Bộ nhớ hoặc thiết bị ngoại vi(Đ)-trang 6
b. Bộ nhớ
c. Thiết bị ngoại vi
d. CPU
3.11. Đối với nhiệm vụ của khối điều khiển (trong CPU), phát biểu nào sau đây là sai:
a. Điều khiển nhận lệnh tiếp theo từ bộ nhớ, đưa vào thanh ghi lệnh
b. Tăng nội dung của PC để trỏ vào lệnh tiếp theo
c. Vận chuyển lệnh từ thanh ghi ra bộ nhớ(Đ)-trang 27
d. Phát ra các tín hiệu điều khiển thực hiện lệnh
3.12. Đối với khối điều khiển (trong CPU), phát biểu nào sau đây là sai:
a. Điều khiển các tín hiệu bên trong và bên ngoài bộ xử lý
b. Điều khiển các thanh ghi và ALU
c. Điều khiển b
*ộ nhớ và modul vào ra
d. Chỉ điều khiển các thanh ghi và ALU(Đ)-trang 27
3.13. Đối với khối ALU (trong CPU), phát biểu nào sau đây là đúng:
a. Thực hiện các phép toán số học
b. Thực hiện các phép toán logic
c. Cả a và b(Đ)trang 29
d. Không thực hiện phép quay bit
3.14. Đối với các thanh ghi (trong CPU), phát biểu nào sau đây là sai:
a. Chứa các thông tin tạm thời
b. Là mức đầu tiên của hệ thống nhớ
c. Nằm trong bộ xử lý
d. Người lập trình có thể thay đổi nội dung của mọi thanh ghi(Đ)
3.15. Đối với các thanh ghi địa chỉ (trong CPU), phát biểu nào sau đây là đúng:
a. Có tất cả 2 loại
b. Có ít nhất 3 loại(Đ)-trang 28
c. Có nhiều hơn 4 loại
d. Chỉ có 1 loại
3.16. Đối với các thanh ghi địa chỉ (trong CPU), phát biểu nào sau đây là sai:
a. Bộ đếm chương trình quản lý địa chỉ vùng lệnh
b. Vùng dữ liệu được quản lý bởi thanh ghi con trỏ dữ liệu
c. Vùng lệnh không cần thanh ghi quản lý(Đ)
d. Con trỏ ngăn xếp chứa địa chỉ ngăn xếp
3.17. Đối với ngăn xếp (stack), phát biểu nào sau đây là sai:
a. Là vùng nhớ có cấu trúc FIFO(Đ)-trang 29
b. Là vùng nhớ có cấu trúc LIFO
c. Con trỏ ngăn xếp luôn trỏ vào đỉnh ngăn xếp
d. Khi cất thêm thông tin vào ngăn xếp, con trỏ ngăn xếp giảm
3.18. Phát biểu nào sau đây là sai:
a. Thanh ghi trạng thái còn gọi là thanh ghi cờ
b. Thanh ghi trạng thái chứa các trạng thái xử lý
c. Có hai loại cờ
d. Chỉ có một loại cờ(Đ)
3.19. Đối với khối điều khiển trong CPU, phát biểu nào sau đây là đúng:
a. Tiếp nhận tín hiệu từ CPU đến
b. Không tiếp nhận tín hiệu từ TBNV
c. Giải mã lệnh được chuyển từ thanh ghi trạng thái đến
d. Giải mã lệnh được chuyển từ thanh ghi lệnh đến(Đ)
3.20. Xét các tín hiệu điều khiển bên trong CPU, phát biểu nào sau đây là đúng:
a. Điều khiển chuyển dữ liệu từ bộ nhớ ra TBNV
b. Điểu khiển chuyển dữ liệu từ thanh ghi vào ALU(Đ)
c. Điều khiển chuyển dữ liệu từ ALU ra bộ nhớ
d. Điều khiển chuyển dữ liệu từ CPU vào ALU
3.21. Xét các tín hiệu điều khiển bên trong CPU, phát biểu nào sau đây là sai:
a. Điều khiển chuyển dữ liệu từ CPU ra thanh ghi(Đ)
b. Điều khiển chuyển dữ liệu từ thanh ghi vào ALU
c. Điều khiển chuyển dữ liệu từ ALU ra thanh ghi
d. Điều khiển ALU thực hiện lệnh
3.22. Xét các tín hiệu điều khiển từ CPU ra bus hệ thống, phát biểu nào sau đây là đúng:
a. Điều khiển đọc dữ liệu từ ALU
b. Điều khiển đọc/ghi ngăn nhớ(Đ)
c. Điều khiển chuyển dữ liệu từ ALU vào thanh ghi
d. Điều khiển ghi dữ liệu vào ALU
3.23. Xét các tín hiệu điều khiển từ CPU ra bus hệ thống, phát biểu nào sau đây là sai:
a. Điều khiển đọc/ghi cổng vào/ra
b. Điều khiển đọc/ghi ngăn nhớ
c. Điều khiển ghi dữ liệu vào các thanh ghi(Đ)
d. Xử lý các tín hiệu từ bên ngoài gửi đến
3.24. Xét các tín hiệu điều khiển từ bus hệ thống đến CPU, phát biểu nào sau đây là đúng:
a. Tín hiệu điều khiển ghi ngăn nhớ
b. Tín hiệu điều khiển đọc ngăn nhớ
c. Tín hiệu xin ngắt(Đ)
d. Tín hiệu chấp nhận ngắt
3.25. Xét các tín hiệu điều khiển từ bus hệ thống đến CPU, phát biểu nào sau đây là sai:
a. Tín hiệu xin nhường bus
b. Không phải là tín hiệu điều khiển đọc ngăn nhớ
c. Tín hiệu xin ngắt
d. Tín hiệu trả lời đồng ý nhường bus(Đ)
3.26. Đối với khối ALU (trong CPU), phát biểu nào sau đây là sai:
a. Thực hiện phép dịch bit
b. Thực hiện phép so sánh hai đại lượng
c. Thực hiện phép lấy căn bậc hai(Đ)
d. Thực hiện phép cộng và trừ
3.27. Đối với các thanh ghi (trong CPU), phát biểu nào sau đây là đúng:
a. Có loại thanh ghi không lập trình được(Đ)
b. Mọi thanh ghi đều có thể lập trình được
c. Chứa lệnh vừa được xử lý xong
d. Chứa trạng thái của các TBNV
3.28. Đối với thanh ghi trạng thái (trong CPU), phát biểu nào sau đây là đúng:
a. Không chứa các cờ phép toán
b. Chỉ chứa các cờ phép toán
c. Chứa các cờ điều khiển(Đ)-trang 30
d. Không chứa các cờ điều khiển
3.29. Đối với cờ carry (CF), phát biểu nào sau đây là đúng:
a. Được thiết lập khi phép toán có nhớ ra khỏi bit cao nhất(Đ)-trang 30
b. Được thiết lập khi phép toán không nhớ ra khỏi bit cao nhất
c. Không được thiết lập khi phép toán có nhớ ra khỏi bit cao nhất
d. Đây là cờ báo tràn đối với số có dấu
3.30. Đối với cờ carry (CF), phát biểu nào sau đây là sai:
a. Được thiết lập khi phép toán có nhớ ra khỏi bit cao nhất
b. Không được thiết lập khi phép toán không nhớ ra khỏi bit cao nhất
c. Đây là cờ báo tràn đối với số không dấu
d. Đây là cờ báo tràn đối với số có dấu(Đ)
3.31. Đối với cờ overflow (OF), phát biểu nào sau đây là đúng:
a. Được thiết lập khi cộng hai số khác dấu cho kết quả âm
b. Được thiết lập khi cộng hai số cùng dấu cho kết quả khác dấu(Đ)-trang 30
c. Được thiết lập khi cộng hai số cùng dấu cho kết quả cùng dấu
d. Đây là cờ báo tràn đối với số không dấu
3.32. Đối với cờ overflow (OF), phát biểu nào sau đây là sai:
a. Không được thiết lập khi cộng hai số khác dấu cho kết quả âm
b. Được thiết lập khi cộng hai số cùng dấu cho kết quả khác dấu
c. Được thiết lập khi cộng hai số cùng dấu cho kết quả cùng dấu(Đ)-trang 30
d. Đây là cờ báo tràn đối với số có dấu
CHƯƠNG 4. KIẾN TRÚC TẬP LỆNH
(Thời gian trung bình mỗi câu: 1 phút)
(52 câu)
4.1. Có tất cả:
a. 9 mode địa chỉ
b. 8 mode địa chỉ
c. 7 mode địa chỉ(Đ)-trang 35
d. 6 mode địa chỉ
4.2. Mode địa chỉ tức thì là mode không có đặc điểm sau:
a. Toán hạng là một phần của lệnh
b. Toán hạng nằm ngay trong trường địa chỉ
c. Toán hạng có thể là toán hạng nguồn hoặc đích(Đ)-trang 35
d. Toán hạng chỉ có thể là toán hạng nguồn
4.3. Cho lệnh assembly: ADDBX, 10. Toán hạng nguồn thuộc:
a. Mode địa chỉ trực tiếp
b. Mode địa chỉ gián tiếp
c. Không tồn tại lệnh
d. Mode địa chỉ tức thì(Đ)
4.4. Cho lệnh assembly: SUB100, CX. Toán hạng nguồn thuộc:
a. Mode địa chỉ trực tiếp
b. Không tồn tại lệnh(Đ)
c. Mode địa chỉ hằng số
d. Mode địa chỉ tức thì
4.5. Mode địa chỉ trực tiếp là mode mà toán hạng là:
a. Một ngăn nhớ có địa chỉ được chỉ ra trong lệnh(Đ)-trang 35
b. Một ngăn nhớ có địa chỉ ở ngăn nhớ khác
c. Một thanh ghi
d. Một ngăn nhớ có địa chỉ nằm trong một thanh ghi
4.6. Cho lệnh assembly: MOVDX, [20]. Toán hạng nguồn thuộc:
a. Mode địa chỉ trực tiếp(Đ)
b. Không tồn tại lệnh
c. Mode địa chỉ hằng số
d. Mode địa chỉ tức thì
4.7. Cho lệnh assembly: SUBBX, [30]. Toán hạng nguồn thuộc:
a. Không tồn tại lệnh
b. Mode địa chỉ gián tiếp
b. Mode địa chỉ tức thì
d. Mode địa chỉ trực tiếp(Đ)
4.8. Mode địa chỉ gián tiếp là mode mà toán hạng là:
a. Một ngăn nhớ có địa chỉ được chỉ ra trong lệnh
b. Một ngăn nhớ có địa chỉ nằm trong ngăn nhớ khác(Đ)
c. Một thanh ghi có địa chỉ nằm trong một ngăn nhớ
d. Một ngăn nhớ có địa chỉ nằm trong một thanh ghi
4.9. Mode địa chỉ thanh ghi là mode mà toán hạng là:
a. Nội dung của ngăn nhớ có địa chỉ được chỉ ra trong lệnh
b. Nội dung của ngăn nhớ có địa chỉ nằm trong ngăn nhớ khác
c. Nội dung của thanh ghi(Đ)-trang 36
d. Nội dung của ngăn nhớ có địa chỉ nằm trong một thanh ghi
4.10. Cho lệnh assembly: ADDAX, CX. Mode địa chỉ của toán nguồn là:
a. Tức thì
b. Trực tiếp
c. Gián tiếp qua thanh ghi
d. Thanh ghi(Đ)
4.11. Cho lệnh assembly: SUBCX, [90]. Phát biểu nào sau đây là sai:
a. Toán hạng đích là mode địa chỉ thanh ghi
b. Toán hạng nguồn là mode địa chỉ trực tiếp
c. Toán hạng nguồn là một ngăn nhớ
d. Toán hạng nguồn là mode gián tiếp qua thanh ghi(Đ)
4.12. Đối với mode địa chỉ gián tiếp qua thanh ghi, phát biểu nào sau đây là sai:
a. Toán hạng là một thanh ghi có địa chỉ nằm trong một ngăn nhớ(Đ)
b. Toán hạng là một ngăn nhớ có địa chỉ nằm trong một thanh ghi
c. Toán hạng là nội dung một ngăn nhớ
d. Thanh ghi tham gia gọi là thanh ghi con trỏ
4.13. Cho lệnh assembly: MOVDX, [BP]. Mode địa chỉ của toán hạng nguồn là:
a. Thanh ghi
b. Gián tiếp
c. Gián tiếp qua thanh ghi(Đ)
d. Trực tiếp
4.14. Đối với mode địa chỉ dịch chuyển, phát biểu nào sau đây là sai:
a. Là sự kết hợp: mode gián tiếp qua thanh ghi và mode tức thì(Đ)
b. Có sự tham gia của mode địa chỉ trực tiếp
c. Địa chỉ toán hạng gồm: nội dung thanh ghi + hằng số
d. Có sự tham gia của mode địa chỉ gián tiếp qua thanh ghi
4.15. Cho lệnh assembly: SUBAX, [CX] + 50. Mode địa chỉ của toán hạng nguồn là:
a. Dịch chuyển
b. Không tồn tại(Đ)
c.Thanh ghi
d. Gián tiếp qua thanh ghi
4.16. Mode địa chỉ ngăn xếp là mode:
a. Toán hạng được ngầm hiểu
b. Toán hạng là ngăn nhớ đỉnh ngăn xếp
c.Cả và b đều sai
d. Cả a và b đều đúng(Đ)-trang 37
4.17. Cho lệnh assembly: PUSPBX. Phát biểu nào sau đây là đúng:
a. Đây là mode địa chỉ thanh ghi
b. Đây là mode địa chỉ gián tiếp qua thanh ghi
c. Đây là mode địa ngăn xếp(Đ)-trang 37
d. Cả a và b đều đúng
4.18. Mode địa chỉ tức thì là mode:
a. Toán hạng là hằng số nằm ngay trong lệnh(Đ) trang 35
b. Toán hạng là hằng số nằm trong một ngăn nhớ
c. Toán hạng là hằng số nằm trong một thanh ghi
d. Cả b và c đều đúng
4.19. Đối với mode địa chỉ trực tiếp, phát biểu nào sau đây là sai:
a. Toán hạng là nội dung của ngăn nhớ có địa chỉ được chỉ ra trong lệnh
b. Toán hạng là nội dung của ngăn nhớ
c. Để tìm được toán hạng, phải biết địa chỉ ngăn nhớ
d. Để tìm được toán hạng, phải biết địa chỉ thanh ghi(Đ)
4.20. Đối với mode địa chỉ gián tiếp, phát biểu nào sau đây là sai:
a. Toán hạng là nội dung của ngăn nhớ
b. Toán hạng là nội dung của thanh ghi(Đ)
c. Có thể gián tiếp nhiều lần
d. Tốc độ xử lý chậm
4.21. Đối với mode địa chỉ thanh ghi, phát biểu nào sau đây là sai:
a. Toán hạng là nội dung ngăn nhớ có địa chỉ nằm trong thanh ghi(Đ)-trang 36
b. Toán hạng là nội dung của thanh ghi
c. Không tham chiếu bộ nhớ
d. Cả b và c đều đúng
4.22. Đối với mode địa chỉ gián tiếp qua thanh ghi, phát biểu nào sau đây là đúng:
a. Toán hạng là một thanh ghi có địa chỉ nằm trong một ngăn nhớ
b. Toán hạng là một ngăn nhớ có địa chỉ nằm trong một thanh ghi(Đ)
c. Toán hạng không phải là nội dung một ngăn nhớ
d. Thanh ghi tham gia gọi là bộ đếm chương trình
4.23. Đối với mode địa chỉ dịch chuyển, phát biểu nào sau đây là đúng:
a. Là sự kết hợp: mode gián tiếp qua thanh ghi và mode trực tiếp(Đ)-trang 37
b. Có sự tham gia của mode địa chỉ tức thì
c. Địa chỉ toán hạng không phải là: nội dung thanh ghi + hằng số
d. Có sự tham gia của mode địa chỉ thanh ghi
4.24. Đối với mode địa chỉ ngăn xếp, phát biểu nào sau đây là sai:
a. Toán hạng được ngầm hiểu
b. Toán hạng là ngăn nhớ đỉnh ngăn xếp
c.Cả và b đều sai(Đ)
d. Cả a và b đều đúng
4.25. Đối với lệnh mã máy, phát biểu nào sau đây là sai:
a. Có 2 thành phần: mã lệnh và các toán hạng
b. Mã lệnh cho biết thao tác cần thực hiện
c. Toán hạng cho biết thao tác cần thực hiện(Đ)
d. Toán hạng cho biết nơi chứa dữ liệu cần tác động
4.26. Trong một lệnh mã máy, phát biểu nào sau đây là đúng:
a. Có thể có nhiều mã lệnh
b. Không tồn tại lệnh không có toán hạng
c. Toán hạng là duy nhất
d. Có thể có nhiều toán hạng(Đ)
4.27. Đối với lệnh mã máy, số lượng toán hạng có thể là:
a. 1, 2, 3 toán hạng
b. 0, 1, 2, toán hạng
c. 2, 3, 4 toán hạng
d. Cả a và b đều đúng(Đ)
4.28. Đối với lệnh mã máy, toán hạng không thể là:
a. Một hằng số
b. Nội dung của thanh ghi
c. Nội dung của ngăn nhớ
d. Nội dung của thanh ghi có địa chỉ nằm trong một ngăn nhớ(Đ)
4.29. Hình vẽ sau là sơ đồ hoạt động của mode địa chỉ:
a. Trực tiếp
b. Tức thì
c. Gián tiếp qua thanh ghi
d. Không tồn tại
4.30. Hình vẽ sau là sơ đồ hoạt động của mode địa chỉ:
a. Không tồn tại
b. Gián tiếp(Đ)-trang 36
c. Thanh ghi
d. Trực tiếp
4.31. Hình vẽ sau là sơ đồ hoạt động của mode địa chỉ:
a. Gián tiếp
b. Thanh ghi(Đ)-trang 36
c. Không tồn tại
d. Gián tiếp qua thanh ghi
4.32. Hình vẽ sau là sơ đồ hoạt động của mode địa chỉ:
a. Tức thì
b. Dịch chuyển
c. Gián tiếp qua thanh ghi(Đ)trang 37
d. Không tồn tại
4.33. Hình vẽ sau là sơ đồ hoạt động của mode địa chỉ:
a. Không tồn tại
b. Trực tiếp
c. Gián tiếp qua thanh ghi
d. Dịch chuyển(Đ)-trang 37
4.34. Hình vẽ sau là sơ đồ hoạt động của mode địa chỉ:
a. Không tồn tại(Đ)
b. Gián tiếp qua thanh ghi
c. Trực tiếp
d. Gián tiếp
4.35. Hình vẽ sau là sơ đồ hoạt động của mode địa chỉ:
a. Gián tiếp qua ngăn nhớ
b. Không tồn tại(Đ)
c. Gián tiếp qua thanh ghi
d. Trực tiếp
4.36. Hình vẽ sau là sơ đồ hoạt động của mode địa chỉ:
Tập thanh ghi
a. Dịch chuyển
b. Gián tiếp qua thanh ghi
c. Trực tiếp
d. Không tồn tại(Đ)
học lại phần dưới đây
4.37. Cho lệnh assembly: ADD CX, 20. Phát biểu nào sau đây là đúng:
a. Toán hạng nguồn thuộc mode địa chỉ tức thì(Đ)-trang 35
b. Toán hạng nguồn thuộc mode địa chỉ trực tiếp
c. Toán hạng đích thuộc mode địa chỉ gián tiếp qua thanh ghi
d. Toán hạng đích không thuộc mode địa chỉ thanh ghi
4.38. Cho lệnh assembly: SUB CX, 70. Phát biểu nào sau đây là sai:
a. Toán hạng nguồn thuộc mode địa chỉ tức thì
b. Toán hạng nguồn không thuộc mode địa chỉ trực tiếp
c. Toán hạng đích không thuộc mode địa chỉ thanh ghi(Đ)
d. Toán hạng đích không thuộc mode địa chỉ gián tiếp
4.39. Cho lệnh assembly: ADD DX, [40]. Phát biểu nào sau đây
là đúng:
a. Toán hạng nguồn thuộc mode địa chỉ tức thì
b. Toán hạng nguồn không thuộc mode địa chỉ trực tiếp
c. Toán hạng đích không thuộc mode địa chỉ thanh ghi
d. Toán hạng đích thuộc mode địa chỉ thanh ghi(Đ)
4.40. Cho lệnh assembly: MOV BX, [80]. Phát biểu nào sau đây là sai:
a. Toán hạng nguồn thuộc mode địa chỉ thanh ghi(Đ)
b. Toán hạng nguồn thuộc mode địa chỉ trực tiếp
c. Toán hạng đích không thuộc mode địa chỉ dịch chuyển
d. Toán hạng đích không thuộc mode địa chỉ trực tiếp
4.41. Cho lệnh assembly: SUB AX, [BX]. Phát biểu nào sau đây là sai:
a. Toán hạng nguồn thuộc mode địa chỉ thanh ghi(Đ)
b. Toán hạng nguồn thuộc mode địa chỉ gián tiếp qua thanh ghi
c. Toán hạng đích không thuộc mode địa chỉ dịch chuyển
d. Toán hạng đích không thuộc mode địa chỉ gián tiếp
4.42. Cho lệnh assembly: ADD AX, [BP]. Phát biểu nào sau đây là đúng:
a. Toán hạng nguồn thuộc mode địa chỉ thanh ghi
b. Toán hạng nguồn thuộc mode địa chỉ gián tiếp qua thanh ghi(Đ)
c. Toán hạng đích không thuộc mode địa chỉ thanh ghi
d. Toán hạng đích thuộc mode địa chỉ gián tiếp qua thanh ghi
4.43. Cho lệnh assembly: MOV AX, [BX]+50. Phát biểu nào sau đây là sai:
a. Toán hạng nguồn thuộc mode địa chỉ dịch chuyển
b. Toán hạng đích không thuộc mode địa chỉ dịch chuyển
c. Toán hạng nguồn thuộc mode địa chỉ tức thì(Đ)
d. Toán hạng đích không thuộc mode địa chỉ gián tiếp
4.44. Cho lệnh assembly: ADD DX, [SI]+30. Phát biểu nào sau đây là đúng:
a. Toán hạng nguồn thuộc mode địa chỉ dịch chuyển(Đ)
b. Toán hạng đích thuộc mode địa chỉ trực tiếp
c. Toán hạng nguồn thuộc mode địa chỉ tức thì
d. Toán hạng đích thuộc mode địa chỉ gián tiếp
4.45. Cho lệnh assembly: POP DX. Phát biểu nào sau đây là đúng:
a. Không có toán hạng nguồn
b. Toán hạng đích thuộc mode địa chỉ trực tiếp
c. Toán hạng đích được ngầm hiểu
d. Toán hạng nguồn được ngầm hiểu(Đ)
4.46. Cho lệnh assembly: PUSH AX. Phát biểu nào sau đây là sai:
a. Không có toán hạng nguồn(Đ)
b. Toán hạng đích được ngầm hiểu
c. Toán hạng nguồn thuộc mode địa chỉ thanh ghi
d. Toán hạng đích thuộc mode địa chỉ stack
4.47. Tất cả có các mode địa chỉ sau đây:
a. Tức thì, gián tiếp, thanh ghi, ngăn xếp, gián tiếp qua ngăn xếp, ngăn nhớ, con trỏ
b. Gián tiếp, gián tiếp qua thanh ghi, trực tiếp, dịch chuyển, ngăn xếp, con trỏ, thanh ghi
c. Tức thì, gián tiếp, thanh ghi, dịch chuyển, ngăn xếp, trực tiếp, gián tiếp qua thanh ghi(Đ)
d. Tức thì, gián tiếp qua con trỏ, thanh ghi, ngăn xếp, dịch chuyển, con trỏ, ngăn nhớ
4.48. Xét lệnh LOAD. Lệnh này thuộc:
a. Nhóm lệnh số học
b. Nhóm lệnh chuyển dữ liệu(Đ)
c. Nhóm lệnh chuyển điều khiển
d. Nhóm lệnh vào/ra
4.49. Xét lệnh INTERRUPT. Lệnh này thuộc:
a. Nhóm lệnh số học
b. Nhóm lệnh chuyển dữ liệu
c. Nhóm lệnh chuyển điều khiển(Đ)
d. Nhóm lệnh vào/ra
4.50. Xét lệnh ABSOLUTE. Lệnh này thuộc:
a. Nhóm lệnh số học(Đ)
b. Nhóm lệnh vào/ra
c. Nhóm lệnh điều khiển hệ thống
d. Nhóm lệnh logic
4.51. Xét lệnh ROTATE. Lệnh này thuộc:
a. Nhóm lệnh chuyển điều khiển
b. Nhóm lệnh điều khiển hệ thống
c. Nhóm lệnh quan hệ
d. Nhóm lệnh logic(Đ)
4.52. Xét lệnh JUMP. Lệnh này thuộc:
a. Nhóm lệnh chuyển điều khiển(Đ)
b. Nhóm lệnh quan hệ
c. Nhóm lệnh vào/ra
d. Nhóm lệnh số học
CHƯƠNG 5. HỆ THỐNG NHỚ
(Thời gian trung bình mỗi câu: 1 phút)
(71 câu)
5.1. Đối với bộ nhớ ROM, phát biểu nào sau đây là sai:
a. Có tất cả 5 loại ROM
b. Là loại bộ nhớ khả biến(Đ)-trang 39
c. Là nơi chứa các chương trình hệ thống (BIOS)
d. Là nơi chứa các vi chương trình
5.2. Đối với bộ nhớ ROM, phát biểu nào sau đây là đúng:
a. Có thể dùng điện để xoá PROM
b. PROM là loại ROM có thể xoá và ghi lại nhiều lần
c. EPROM là loại ROM có thể xoá và ghi lại nhiều lần(Đ)
d. Có thể dùng điện để xoá EPROM
5.3. Đối với bộ nhớ RAM, phát biểu nào sau đây là sai:
a. Là loại bộ nhớ không khả biến(Đ)
b. Là nơi lưu giữ thông tin tạm thời
c. Có hai loại RAM
d. Là bộ nhớ đọc/ghi tuỳ ý
5.4. Đối với bộ nhớ RAM, phát biểu nào sau đây là đúng:
a. Là loại bộ nhớ không khả biến
b. RAM là viết tắt của: Read Access Memory
c. SRAM được chế tạo từ các tụ điện
d. Là nơi lưu giữ thông tin mà máy tính đang xử lý(Đ)
5.5. Đối với bộ nhớ ROM, phát biểu nào sau đây là đúng:
a. Được chế tạo từ mạch lật
b. Được chế tạo từ transistor
c. Được chế tạo từ diode
d. Cả b và c(Đ)
5.6. Đối với bộ nhớ RAM, phát biểu nào sau đây là sai:
a. DRAM được chế tạo từ mạch lật(Đ)
b. DRAM được chế tạo từ tụ điện
c. SRAM được chế tạo từ mạch lật
d. SRAM không cần phải làm tươi
5.7. Cho chip nhớ SRAM có dung lượng 64K x 4 bit, phát biểu nào sau đây là đúng:
a. Các đường địa chỉ là: A0 -> A15(Đ)
b. Các đường địa chỉ là: D0 -> D15
c. Các đường dữ liệu là: A0 -> A3
d. Các đường dữ liệu là: D1 -> D8
5.8. Cho chip nhớ SRAM có dung lượng 16K x 8 bit, phát biểu nào sau đây là sai:
a. Có 14 đường địa chỉ
b. Có 8 đường dữ liệu
c. Các đường địa chỉ là: A0 -> A13
d. Các đường địa chỉ là: A0 -> A14(Đ)
5.9. Cho chip nhớ SRAM có các tín hiệu: A0 -> A13, D0 -> D15, RD, WE. Phát biểu nào sau đây là sai:
a. Dung lượng của chip là: 16K x 16 bit
b. WE là tín hiệu điều khiển ghi dữ liệu
c. RD là tín hiệu điều khiển ghi dữ liệu(Đ)
d. RD là tín hiệu điều khiển đọc dữ liệu
5.10. Cho chip nhớ DRAM có các tín hiệu: A0 -> A7, D0 -> D7, RD, WE. Phát biểu nào sau đây là đúng:
a. Dung lượng của chip là: 64K x 8 bit(Đ)
b. Dung lượng của chip là: 8K x 8 bit
c. RD là tín hiệu điều khiển ghi dữ liệu
d. WE là tín hiệu điều khiển đọc dữ liệu
5.11. Xét về chức năng, hệ thống nhớ máy tính có thể có ở:
a. Bên trong bộ xử lý, RAM, đĩa từ
b. Các thanh ghi, bộ nhớ trong, CD-ROM
c. Các thanh ghi, ROM, băng từ
d. Các thanh ghi, bộ nhớ trong, bộ nhớ ngoài(Đ)
5.12. Đối với hệ thống nhớ máy tính, có thể có các đơn vị truyền như sau:
a. Theo từ nhớ
b. Theo khối nhớ
c. Cả a và b đều đúng(Đ)
d. Cả a và b đều sai
5.13. Xét về các phương pháp truy nhập trong hệ thống nhớ, phát biểu nào sau đây là sai:
a. Truy nhập tuần tự đối với bộ nhớ cache(Đ)
b. Truy nhập liên kết đối với bộ nhớ cache
c. Truy nhập ngẫu nhiên đối với bộ nhớ trong
d. Truy nhập trực tiếp đối với đĩa từ
5.14. Đối với hệ thống nhớ, có các kiểu vật lý như sau:
a. Bộ nhớ từ, RAM, bộ nhớ cache
b. Bộ nhớ bán dẫn, bộ nhớ từ, bộ nhớ cache
c. Bộ nhớ bán dẫn, bộ nhớ từ, bộ nhớ quang(Đ)
d. Bộ nhớ quang, bộ nhớ cache, bộ nhớ từ
5.15. Đối với hệ thống nhớ máy tính, phát biểu nào sau đây không phải là đặc trưng vật lý:
a. Bộ nhớ khả biến
b. Bộ nhớ không khả biến
c. Bộ nhớ xoá được
d. Bộ nhớ chỉ đọc(Đ)
5.16. Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:
a. Mức thanh ghi là mức trao đổi nhanh nhất
b. Mức thanh ghi là mức trao đổi chậm nhất(Đ)
c. Mức cache được chia thành hai mức
d. Mức cache là mức gần thanh ghi nhất
5.17. Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:
a. Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần
b. Từ thanh ghi đến bộ xử lý, tốc độ tăng dần
c. Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần(Đ)
d. Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhập giảm dần
5.18. Cho chip nhớ như hình vẽ, đây là ký hiệu của:
a. SRAM 4K x 8 bit(Đ)
b. DRAM 4 K x 8 bit
c. SRAM 2K x 8 bit
d. DRAM 2 K x 8 bit
5.19. Cho chip nhớ như hình vẽ, đây là ký hiệu của:
a. SRAM 8K x 16 bit
b. DRAM 8K x 16 bit
c. SRAM 64M x 16 bit
d. DRAM 64M x 16 bit(Đ)
5.20. Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai:
a. Chứa các chương trình và dữ liệu dưới dạng thư viện(Đ)
b. Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC
c. Việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành
d. Được đánh địa chỉ trực tiếp bởi bộ xử lý
5.21. Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng:
a. Việc đánh địa chỉ cho BNC tuỳ thuộc vào từng hệ điều hành
b. BNC do bộ xử lý đánh địa chỉ trực tiếp (Đ)
c. Có những loại máy tính không có BNC
d. Các ngăn nhớ không tổ chức theo byte
5.22. Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:
a. Cache có thể được đặt trên cùng chip với CPU(Đ)
b. Bộ nhớ chính có tốc độ nhanh hơn cache
c. Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài
d. Cache không được đặt trên cùng chip với CPU
5.23. Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:
a. Bộ nhớ ngoài nhận cả khối dữ liệu từ cache
b. Truyền dữ liệu giữa CPU và cache theo đơn vị khối nhớ
c. Truyền dữ liệu giữa CPU và cache theo đơn vị từ nhớ (Đ)
d. Khi cần, CPU nhận dữ liệu trực tiếp từ bộ nhớ chính
5.24. Khi CPU truy nhập cache, có hai khả năng sau:
a. Trượt cache, trúng cache(Đ)
b. Sai cache, đúng cache
c. Trên cache, dưới cache
d. Trong cache, ngoài cache
5.25. Cache hoạt động nhờ vào nguyên lý:
a. Nguyên lý hoạt động của máy tính
b. Nguyên lý điều khiển ghi dữ liệu
c. Nguyên lý điều khiển đọc dữ liệu
d. Nguyên lý định vị tham số bộ nhớ(Đ)
5.26. Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:
a. Bộ nhớ chính chia thành các block nhớ
b. Cache chia thành các line nhớ
c. Bộ nhớ chính chia thành các line nhớ(Đ)
d. Kích thước line bằng kích thước block
5.27. Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:
a. Xác định block nào của bộ nhớ chính đang ở trong line(Đ)
b. Xác định cache có dung lượng bao nhiêu
c. Xác định line có dung lượng bao nhiêu
d. Xác định cache có bao nhiêu line
5.28. Xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây:
a. Trực tiếp, liên kết hoàn toàn, liên kết tập hợp(Đ)
b. Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp
c. Liên kết tập hợp, liên kết phần tử, gián tiếp
d. Trực tiếp, liên kết phần tử, liên kết gián đoạn
5.29. Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:
a. Tag + Word + Line
b. Tag + Word(Đ)
c. Tag + Line + Word
d. Tag + Line
5.30. Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:
a. Tag + Word + Line
b. Tag + Word
c. Tag + Line + Word(Đ)
d. Tag + Line
5.31. Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:
a. Tag + Word + Set
b. Tag + Word
c. Tag + Set + Word(Đ)
d. Tag + Set
5.32. Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
a. 12 + 10 + 5 b. 13 + 10 + 4
c. 14 + 11 + 2 d. 14 + 10 + 3(Đ)
5.33. Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
a. 11 + 13 + 3 (Đ) b. 11 + 14 + 2
c. 12 + 13 + 4 d. 12 + 12 + 3
5.34. Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
a. 11 + 11 + 5 b. 12 + 11 + 4(Đ)
c. 12 + 12 + 3 d. 11 + 12 + 4
5.35. Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
a. 13 + 11 + 2 b. 12 + 12 + 2
c. 24 + 4 d. 24 + 2(Đ)
5.36. Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
a. 13 + 11 + 2 b. 14 + 10 + 2
c. 23 + 3 (Đ) d. 24 + 2
5.37. Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
a. 13 + 10 + 4 (Đ) b. 13 + 9 + 5
c. 14 + 9 + 4 d. 14 + 10 + 4
5.38. Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
a. 12 + 12 + 4 (Đ) b. 13 + 11 + 4
c. 14 + 10 + 4 d. 13 + 9 + 6
5.39. Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:
a. 13 + 8 + 5 b. 13 + 7 + 6
c. 14 + 7 + 5 (Đ) d. 14 + 8 + 6
5.40. Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:
a. Line -> Tag -> Word(Đ)
b. Line -> Word -> Tag
c. Tag -> Line -> Word
d. Tag -> Word -> Line
5.41. Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:
a. Word -> Set -> Tag
b. Set -> Word -> Tag
c. Set -> Tag -> Word(Đ)
d. Word -> Tag -> Set
5.42. Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:
a. Không có thuật toán
b. Ánh xạ trực tiếp không có thuật toán thay thế
c. Hai ánh xạ liên kết (hoàn toàn và tập hợp) có 4 thuật toán
d. Cả b và c đều đúng(Đ)
5.43. Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:
a. Ngẫu nhiên, FIFO, LRU, LFU(Đ)
b. Ngẫu nhiên, LIFO, LRU, LFU
c. Ngẫu nhiên, FIFO, LFU, LTU
d. Ngẫu nhiên, LIFO, LTU, LVU
5.44. Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:
a. Write through: ghi đồng thời vào cả cache và bộ nhớ chính
b. Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính
c. Cả a và b đều sai(Đ)
d. Cả a và b đều đúng
5.45. Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:
a. Write back: ghi đồng thời vào cả cache và bộ nhớ chính
b. Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính
c. Cả a và b đều không đúng(Đ)
d. Cả a và b đều đúng
5.46. Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:
a. FIFO là TT thay đi block mới nhất trong các block hiện nay
b. LRU là TT thay đi block có tần suất truy nhập ít nhất
c. LFU là TT thay đi block truy nhập gần đây ít nhất
d. Tất cả đều sai(Đ)
5.47. Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:
a. FIFO là TT thay đi block cũ nhất trong các block hiện nay
b. FIFO là TT thay đi block có tần suất truy nhập ít nhất(Đ)
c. LRU là TT thay đi block truy nhập gần đây ít nhất
d. Random là TT thay đi block ngẫu nhiên
5.48. Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:
a. LIFO là TT thay đi block cũ nhất trong các block hiện nay
b. LTU là TT thay đi block có tần suất truy nhập ít nhất
c. LVU là TT thay đi block truy nhập gần đây ít nhất
d. Tất cả đều sai(Đ)
5.49. Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:
a. TT Random cho tỉ lệ cache hit thấp nhất
b. TT LRU cho tỉ lệ cache hit cao nhất
c. TT FIFO cho tỉ lệ cache hit cao nhất(Đ)
d. TT LFU cho tỉ lệ cache hit tương đối cao
5.50. Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:
a. 4K x 4 bit để có modul nhớ 8K x 4 bit
b. 8K x 4 bit để có modul nhớ 16K x 4 bit
c. 8K x 4 bit để có modul nhớ 8K x 8 bit(Đ)
d. 4K x 4 bit để có modul nhớ 4K x 8 bit
5.51. Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:
a. 32K x 8 bit để có modul nhớ 32K x 16 bit(Đ)
b. 16K x 8 bit để có modul nhớ 32K x 8 bit
c. 32K x 4 bit để có modul nhớ 32K x 8 bit
d. 16K x 16 bit để có modul nhớ 32K x 16 bit
5.52. Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:
a. 32K x 8 bit để có modul nhớ 32K x 16 bit
b. 16K x 4 bit để có modul nhớ 32K x 8 bit
c. 16K x 4 bit để có modul nhớ 16K x 16 bit(Đ)
d. 32K x 4 bit để có modul nhớ 32K x 16 bit
5.53. Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:
a. 4K x 4 bit để có modul nhớ 4K x 8 bit
b. 4K x 2 bit để có modul nhớ 4K x 8 bit(Đ)
c. 8K x 4 bit để có modul nhớ 8K x 8 bit
d. 8K x 2 bit để có modul nhớ 16K x 2 bit
5.54. Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:
a. 2K x 4 bit để có modul nhớ 4K x 4 bit(Đ)
b. 2K x 4 bit để có modul nhớ 4K x 8 bit
c. 2K x 4 bit để có modul nhớ 2K x 8 bit
d. 4K x 4 bit để có modul nhớ 8K x 4 bit
5.55. Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:
a. 32K x 8 bit để có modul nhớ 32K x 16 bit
b. 16K x 8 bit để có modul nhớ 32K x 8 bit
c. 32K x 8 bit để có modul nhớ 64K x 16 bit
d. 32K x 8 bit để có modul nhớ 64K x 8 bit(Đ)
5.56. Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:
a. 2K x 8 bit để có modul nhớ 8K x 8 bit
b. 2K x 4 bit để có modul nhớ 8K x 8 bit
c. 1K x 4 bit để có modul nhớ 4K x 4 bit(Đ)
d. 1K x 4 bit để có modul nhớ 4K x 8 bit
5.57. Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:
a. 4K x 8 bit để có modul nhớ 16K x 8 bit
b. 8K x 8 bit để có modul nhớ 32K x 8 bit(Đ)
c. 8K x 8 bit để có modul nhớ 16K x 8 bit
d. 8K x 16 bit để có modul nhớ 16K x 16 bit
5.58. Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:
a. 8K x 4 bit để có modul nhớ 16K x 8 bit(Đ)
b. 8K x 4 bit để có modul nhớ 16K x 4 bit
c. 8K x 8 bit để có modul nhớ 16K x 8 bit
d. 8K x 8 bit để có modul nhớ 16K x 16 bit
5.59. Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:
a. 4K x 4 bit để có modul nhớ 16K x 8 bit
b. 8K x 8 bit để có modul nhớ 8K x 16 bit
c. 8K x 8 bit để có modul nhớ 16K x 8 bit
d. 4K x 4 bit để có modul nhớ 8K x 8 bit(Đ)
5.60. Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:
a. 2m x n bit
b. 2n x m bit(Đ)
c. 2m x n byte
d. 2n x m byte
5.61. Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:
a. 2m x n bit
b. 22n x m bit
c. 22m x n bit
d. 2n x m bit(Đ)
5.62. Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:
a. 22m x n bit
b. 22n x m bit(Đ)
c. 22m x n byte
d. 22n x m byte
5.63. Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:
a. 2m x n bit
b. 22n x m bit(Đ)
c. 22m x n bit
d. 2n x m bit
5.64. Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:
a. Thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại
b. Thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại(Đ)
c. Thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại
d. Thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại
5.65. Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:
a. Mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập(Đ)
b. Mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập
c. Mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập
d. Thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập
5.66. Khi truy nhập cache, xét ánh xạ trực tiếp, phát biểu nào sau đây là đúng:
a. Mỗi block có thể ánh xạ vào một line bất kỳ
b. Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
c. Mỗi block chỉ được ánh xạ vào một line duy nhất(Đ)
d. Mỗi block chỉ được ánh xạ vào một trong bốn line xác định
5.67. Khi truy nhập cache, xét ánh xạ trực tiếp, phát biểu nào sau đây là sai:
a. Mỗi block không thể ánh xạ vào một line bất kỳ
b. Mỗi block không thể ánh xạ vào một line bất kỳ trong tám line xác định
c. Mỗi block chỉ được ánh xạ vào một line duy nhất
d. Mỗi block chỉ được ánh xạ vào một trong hai line xác định(Đ)
5.68. Khi truy nhập cache, xét ánh xạ liên kết hoàn toàn, phát biểu nào sau đây là đúng:
a. Mỗi block có thể ánh xạ vào một line bất kỳ(Đ)
b. Mỗi block có thể ánh xạ vào một line bất kỳ trong bốn line xác định
c. Mỗi block chỉ được ánh xạ vào một line duy nhất
d. Mỗi block chỉ được ánh xạ vào một trong mười sáu line xác định
5.69. Khi truy nhập cache, xét ánh xạ liên kết hoàn toàn, phát biểu nào sau đây là sai:
a. Mỗi block có thể ánh xạ vào một line bất kỳ
b. Mỗi block có thể ánh xạ vào một line bất kỳ trong tám line xác định(Đ)
c. Mỗi block không chỉ được ánh xạ vào một line duy nhất
d. Mỗi block không chỉ được ánh xạ vào một trong bốn line xác định
5.70. Khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là đúng:
a. Mỗi block có thể ánh xạ vào một line bất kỳ
b. Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định(Đ)
c. Mỗi block có thể ánh xạ vào một line duy nhất trong một tập line xác định
d. Mỗi block chỉ được ánh xạ vào một line duy nhất
5.71. Khi truy nhập cache, xét ánh xạ liên kết tập hợp, phát biểu nào sau đây là sai:
a. Mỗi block có thể ánh xạ vào một line bất kỳ trong một tập line xác định
b. Mỗi block không chỉ được ánh xạ vào một line duy nhất
c. Mỗi block chỉ ánh xạ vào một line duy nhất trong một tập line xác định(Đ)
d. Mỗi block chỉ được ánh xạ duy nhất vào một tập line xác định
CHƯƠNG 6. HỆ THỐNG VÀO RA
(Thời gian trung bình mỗi câu: 1 phút)
(44 câu)
6.1. Không thể nối trực tiếp thiết bị ngoại vi (TBNV) với bus hệ thống, vì:
a. BXL không thể điều khiển được tất cả các TBNV
b. Tốc độ trao đổi, khuôn dạng dữ liệu khác nhau
c. Tất cả có tốc độ chậm hơn BXL và RAM
d. Tất cả các ý đều đúng(Đ)
6.2. Chức năng của Modul vào/ra:
a. Nối ghép với BXL và hệ thống nhớ
b. Nối ghép với một hoặc nhiều TBNV
c. Cả a và b đều đúng(Đ)
d. Cả a và b đều sai
6.3. Các thành phần cơ bản của TBNV:
a. Bộ chuyển đổi tín hiệu, Logic điều khiển, Bộ đệm(Đ)
b. Bộ chuyển đổi trạng thái, Logic đọc, Bộ đếm tiến
c. Bộ chuyển đổi hiện thời, Logic ghi, Bộ kiểm tra
d. Bộ chuyển đổi địa chỉ, Logic nhận, Bộ đếm lùi
6.4. Đối với chức năng của Modul vào/ra, phát biểu nào sau đây là sai:
a. Điều khiển và định thời gian
b. Một Modul chỉ nối ghép được với một TBNV(Đ)
c. Trao đổi thông tin với BXL, với TBNV
d. Bộ đệm dữ liệu, phát hiện lỗi
6.5. Có các phương pháp địa chỉ hoá cổng vào/ra:
a. Vào/ra cách biệt
b. Vào/ra theo bản đồ bộ nhớ
c. Vào ra theo bản đồ thanh ghi
d. Cả a và b đúng(Đ)
6.6. Đối với phương pháp vào/ra cách biệt, phát biểu nào sau đây là sai:
a. Không gian địa chỉ cổng không nằm trong không gian địa chỉ bộ nhớ
b. Dùng các lệnh truy nhập bộ nhớ để truy nhập cổng(Đ)
c. Tín hiệu truy nhập cổng và truy nhập bộ nhớ là khác nhau
d. Sử dụng các lệnh vào/ra trực tiếp
6.7. Đối với phương pháp vào/ra cách biệt, phát biểu nào sau đây là đúng:
a. Không gian địa chỉ cổng nằm trong không gian địa chỉ bộ nhớ
b. Dùng các lệnh truy nhập bộ nhớ để truy nhập cổng
c. Sử dụng các lệnh vào/ra trực tiếp(Đ)
d. Dùng chung tín hiệu truy nhập cho cả bộ nhớ và cổng vào/ra
6.8. Đối với phương pháp vào/ra theo bản đồ bộ nhớ, phát biểu nào sau đây là sai:
a. Không gian địa chỉ cổng nằm trong không gian địa chỉ bộ nhớ
b. Dùng các lệnh truy nhập bộ nhớ để truy nhập cổng
c. Cần có tín hiệu phân biệt truy nhập cổng hay bộ nhớ(Đ)
d. Dùng chung tín hiệu truy nhập cho cả cổng và bộ nhớ
6.9. Đối với phương pháp vào/ra theo bản đồ bộ nhớ, phát biểu nào sau đây là đúng:
a. Không gian địa chỉ cổng nằm ngoài không gian địa chỉ bộ nhớ
b. Phải phân biệt tín hiệu khi truy nhập bộ nhớ hay cổng vào/ra
c. Sử dụng các lệnh vào/ra trực tiếp
d. Dùng các lệnh truy nhập bộ nhớ để truy nhập cổng(Đ)
6.10. Có 3 phương pháp điều khiển vào/ra như sau:
a. Vào/ra bằng chương trình, bằng ngắt, bằng DMA(Đ)
b. Vào/ra bằng chương trình, bằng hệ thống, bằng DMA
c. Vào/ra bằng ngắt, bằng truy nhập CPU, bằng DMA
d. Vào/ra bằng ngắt, bằng truy nhập CPU, bằng hệ điều hành
6.11. Với phương pháp vào/ra bằng chương trình (CT), phát biểu nào sau đây là sai:
a. Dùng lệnh vào/ra trong CT để trao đổi dữ liệu với cổng
b. TBNV là đối tượng chủ động trong trao đổi dữ liệu(Đ)
c. Khi thực hiện CT, gặp lệnh vào/ra thì CPU điều khiển trao đổi dữ liệu với TBNV
d. TBNV là đối tượng bị động trong trao đổi dữ liệu
6.12. Với phương pháp vào/ra bằng chương trình (CT), phát biểu nào sau đây là đúng:
a. Đây là phương pháp trao đổi dữ liệu đơn giản nhất(Đ)
b. Đây là phương pháp trao đổi dữ liệu nhanh nhất
c. Thiết kế mạch phức tạp
d. Cả b và c đều đúng
6.13. Với phương pháp vào/ra bằng ngắt, phát biểu nào sau đây là sai:
a. TBNV là đối tượng chủ động trao đổi dữ liệu
b. CPU không phải chờ trạng thái sẵn sàng của TBNV
c. Modul vào/ra được CPU chờ trạng thái sẵn sàng(Đ)
d. Modul vào/ra ngắt CPU khi nó ở trạng thái sẵn sàng
6.14. Với phương pháp vào/ra bằng ngắt, phát biểu nào sau đây là đúng:
a. TBNV là đối tượng chủ động trong trao đổi dữ liệu(Đ)
b. Là phương pháp hoàn toàn xử lý bằng phần cứng
c. CPU là đối tượng chủ động trong trao đổi dữ liệu
d. Là phương pháp hoàn toàn xử lý bằng phần mềm
6.15. Số lượng phương pháp xác định modul ngắt là:
a. 4 phương pháp(Đ)
b. 3 phương pháp
c. 2 phương pháp
d. 1 phương pháp
6.16. Các phương pháp xác định modul ngắt gồm có:
a. Kiểm tra vòng bằng phần mềm và phần cứng, chiếm bus, chiếm CPU
b. Nhiều đường yêu cầu ngắt, kiểm tra vòng bằng phần mềm, chiếm bus, chiếm bộ nhớ
c. Chiếm bus, kiểm tra vòng bằng phần cứng, nhiều đường yêu cầu ngắt, ngắt mềm
d. Nhiều đường yêu cầu ngắt, kiểm tra vòng bằng phần mềm và phần cứng, chiếm bus(Đ)
6.17. Với phương pháp nhiều đường yêu cầu ngắt (trong việc xác định modul ngắt), phát biểu nào sau đây là đúng:
a. CPU có một đường yêu cầu ngắt cho các modul vào/ra
b. CPU phải có các đường yêu cầu ngắt khác nhau cho mỗi modul vào/ra(Đ)
c. Số lượng thiết bị có thể đáp ứng là khá lớn
d. CPU có nhiều đường yêu cầu ngắt cho mỗi modul vào/ra
6.18. Với phương pháp kiểm tra vòng bằng phần mềm (trong việc xác định modul ngắt), phát biểu nào sau đây là đúng:
a. BXL kiểm tra một lúc nhiều modul vào/ra
b. Tốc độ khá nhanh
c. BXL thực hiện kiểm tra từng modul vào/ra
d. BXL thực hiện phần mềm kiểm tra từng modul vào/ra(Đ)
6.19. Với phương pháp kiểm tra vòng bằng phần cứng (trong việc xác định modul ngắt), phát biểu nào sau đây là sai:
a. BXL phát tín hiệu chấp nhận ngắt đến chuỗi các modul vào/ra
b. Modul vào/ra đặt vectơ ngắt lên bus dữ liệu
c. BXL dùng vectơ ngắt để xác định CTC điều khiển ngắt
d. Tất cả đều sai
6.20. Hình vẽ dưới là sơ đồ của phương pháp xác định modul ngắt nào:
a. Kiểm tra vòng bằng phần mềm
b. Kiểm tra vòng bằng phần cứng
c. Nhiều đường yêu cầu ngắt
d. Chiếm bus
6.21. Hình vẽ dưới là sơ đồ của phương pháp xác định modul ngắt nào:
a. Kiểm tra vòng bằng phần mềm
b. Kiểm tra vòng bằng phần cứng
c. Nhiều đường yêu cầu ngắt
d. Chiếm bus
6.22. Hình vẽ dưới là sơ đồ của phương pháp xác định modul ngắt nào:
a. Kiểm tra vòng bằng phần mềm
b. Kiểm tra vòng bằng phần cứng
c. Nhiều đường yêu cầu ngắt
d. Chiếm bus
6.23. Với hình vẽ dưới đây, phát biểu nào sau đây là đúng:
a. Ngắt X và ngắt Y cùng được đáp ứng một lúc
b. Đây là sơ đồ ngắt lồng nhau
c. Ngắt X và ngắt Y gửi tín hiệu yêu cầu cùng một lúc
d. Xử lý xong ngắt X rồi xử lý ngắt Y
6.24. Với hình vẽ dưới đây, phát biểu nào sau đây là sai:
a. Đây là sơ đồ ngắt tuần tự
b. Ngắt X được phục vụ trước ngắt Y
c. Ngắt Y gửi yêu cầu ngắt trước ngắt X
d. Ngắt Y được phục vụ sau ngắt X
6.25. Với hình vẽ dưới đây, phát biểu nào sau đây là đúng:
a. Đây là sơ đồ ngắt tuần tự
b. Đây là sơ đồ ngắt lồng nhau
c. Ngắt X có mức ưu tiên cao hơn ngắt Y
d. Ngắt X và ngắt Y có cùng mức ưu tiên
6.26. Với hình vẽ dưới đây, phát biểu nào sau đây là sai:
a. Ngắt Y có mức ưu tiên cao hơn ngắt X
b. Đây là sơ đồ ngắt lồng nhau
c. Ngắt Y được xử lý xong trước ngắt X
d. Ngắt X được xử lý xong trước ngắt Y
6.27. Với phương pháp vào/ra bằng DMA, phát biểu nào sau đây là đúng:
a. Là phương pháp do CPU điều khiển trao đổi dữ liệu
b. Là phương pháp không do CPU điều khiển trao đổi dữ liệu(Đ)
c. Là phương pháp được thực hiện bằng phần mềm
d. Là phương pháp trao đổi dữ liệu giữa TBNV và CPU nhanh nhất
6.28. Với phương pháp vào/ra bằng DMA, phát biểu nào sau đây là đúng:
a. TBNV dùng tín hiệu DACK để yêu cầu trao đổi dữ liệu
b. CPU dùng tín hiệu DREQ để trả lời đồng ý DMA
c. DMAC gửi tín hiệu HRQ để xin dùng các đường bus(Đ)
d. DMAC gửi tín hiệu HLDA để xin dùng các đường bus
6.29. Với phương pháp vào/ra bằng DMA, phát biểu nào sau đây là sai:
a. Hoàn toàn do DMAC điều khiển trao đổi dữ liệu
b. Đây là quá trình trao đổi dữ liệu giữa TBNV và bộ nhớ
c. CPU không can thiệp vào quá trình trao đổi dữ liệu
d. CPU và DMAC kết hợp điều khiển trao đổi dữ liệu(Đ)
6.30. Với phương pháp vào/ra bằng DMA, phát biểu nào sau đây là sai:
a. Đây là phương pháp có tốc độ trao đổi dữ liệu chậm(Đ)
b. Đây là phương pháp có tốc độ trao đổi dữ liệu nhanh
c. Trước khi điều khiển, DMAC phải xin phép CPU
d. Nhu cầu trao đổi dữ liệu xuất phát từ TBNV
6.31. Có các kiểu trao đổi dữ liệu DMA như sau:
a. DMA cả mảng, DMA theo khối, DMA một lần
b. DMA ăn trộm chu kỳ, DMA một nửa, DMA trong suốt
c. DMA một nửa, DMA ăn trộm chu kỳ, DMA cả mảng
d. DMA theo khối, DMA ăn trộm chu kỳ, DMA trong suốt(Đ)
6.32. Đối với ngắt cứng, phát biểu nào sau đây là đúng:
a. Có hai loại ngắt cứng(Đ)
b. Mọi ngắt cứng đều chắn được
c. Mọi ngắt cứng đều không chắn được
d. Ngắt cứng MI là ngắt không chắn được
6.33. Đối với ngắt cứng, phát biểu nào sau đây là sai:
a. Có hai loại ngắt cứng
b. Mọi ngắt cứng đều chắn được(Đ)
c. Ngắt cứng MI còn gọi là ngắt INTR
d. Ngắt cứng MI là ngắt chắn được
6.34. Đối với ngắt mềm, phát biểu nào sau đây là đúng:
a. Do BXL sinh ra
b. Do TBNV gửi đến
c. Do lệnh ngắt nằm trong chương trình sinh ra(Đ)
d. Không phải là lệnh trong chương trình
6.35. Đối với ngắt mềm, phát biểu nào sau đây là sai:
a. Không do bộ nhớ sinh ra
b. Không do TBNV gửi đến
c. Không phải là một lệnh trong chương trình(Đ)
d. Là một lệnh trong chương trình
6.36. Đối với ngắt ngoại lệ, phát biểu nào sau đây là đúng:
a. Là ngắt do lỗi chương trình sinh ra(Đ)
b. Là ngắt từ bên ngoài gửi đến
c. Là ngắt từ ROM gửi đến
d. Là ngắt không bình thường
6.37. Đối với ngắt ngoại lệ, phát biểu nào sau đây là sai:
a. Lệnh chia cho 0 sinh ra ngắt ngoại lệ
b. Lệnh sai cú pháp sinh ra ngắt ngoại lệ
c. Tràn số sinh ra ngắt ngoại lệ
d. Lỗi bộ nhớ sinh ra ngắt ngoại lệ(Đ)
6.38. Các bước của quá trình DMA diễn ra theo thứ tự sau đây:
a. DREQ -> HLDA -> DACK -> HRQ -> trao đổi dữ liệu-> kết thúc
b. DREQ -> HRQ -> HLDA -> DACK -> trao đổi dữ liệu-> kết thúc(Đ)
c. HRQ -> HLDA -> DACK -> DREQ -> trao đổi dữ liệu-> kết thúc
d. HRQ -> DACK -> DREQ -> HLDA -> trao đổi dữ liệu-> kết thúc
6.39. Đối với kiểu DMA theo khối, phát biểu nào sau đây là đúng:
a. Lúc nào bus rỗi thì truyền dữ liệu
b. BXL bị ép buộc treo tạm thời từng chu kỳ bus
c. Truyền không liên tục từng byte dữ liệu
d. Truyền xong hết dữ liệu mới trả lại bus cho BXL(Đ)
6.40. Đối với kiểu DMA theo khối, phát biểu nào sau đây là sai:
a. BXL nhường hoàn toàn bus cho DMAC
b. BXL không bị ép buộc treo tạm thời từng chu kỳ bus
c. Truyền không liên tục từng nhóm 2 byte dữ liệu
d. Truyền xong hết dữ liệu mới trả lại bus cho BXL
6.41. Đối với kiểu DMA ăn trộm chu kỳ, phát biểu nào sau đây là đúng:
a. BXL và DMAC xen kẽ nhau sử dụng bus(Đ)
b. BXL sử dụng bus hoàn toàn
c. DMAC sử dụng bus hoàn toàn
d. Khi bộ nhớ rỗi thì DMAC dùng bus
6.42. Đối với kiểu DMA ăn trộm chu kỳ, phát biểu nào sau đây là sai:
a. DMAC chỉ sử dụng một số chu kỳ nào đó của bus
b. BXL không sử dụng bus hoàn toàn
c. DMAC sử dụng bus hoàn toàn(Đ)
d. Dữ liệu không được truyền một cách liên tục
6.43. Đối với kiểu DMA trong suốt, phát biểu nào sau đây là đúng:
a. Khi DMAC không dùng bus thì BXL tranh thủ dùng bus
b. Khi BXL không dùng bus thì tranh thủ tiến hành DMA(Đ)
c. BXL và DMAC xen kẽ dùng bus
d. BXL bị DMAC ép buộc nhường bus
6.44. Đối với kiểu DMA trong suốt, phát biểu nào sau đây là sai:
a. Khi DMAC không dùng bus thì BXL tranh thủ dùng bus(Đ)
b. DMA được tiến hành khi BXL không dùng bus
c. BXL và DMAC dùng bus xen kẽ nhau
d. BXL và DMAC không cùng một lúc dùng bus
Bạn đang đọc truyện trên: Truyen2U.Pro