Đọc truyện DIEN TU SO

DIEN TU SO

Trước Sau

Màu nền

Font chữ

Font size

Chiều cao dòng

Mục Lục

Câu 1: Các hệ đếm cơ bản, phép tính và cách chuyển đổi

Câu 2: Biểu diễn số nguyên trong hệ đếm nhị phân và cách tính giá trị của nó

Câu 3: Khái niệm về mã. Các bộ mã thông dụng trong kĩ thuật số

Câu 4: Định nghĩa biến logic và hàm logic. Bảng giá trị, phương trình biểu diễn và ý nghĩa của nó

Câu 5: Các tính chất, định lí của đại số logic

Câu 6: Các cổng logic cơ bản

Câu 7: Biểu diễn hàm logic trên bảng giá trị hàm và ý nghĩa của nó

Câu 8: Biểu diễn hàm logic trên bảng Karnaugh và ý nghĩa của nó

Câu 9: Biểu diễn hàm logic phương pháp đại số và ý nghĩa của nó

Câu 10: Tối thiểu hàm logic trên bảng Karnaugh

Câu 11: Hàm logic ràng buộc, ý nghĩa của nó

Câu 12: Khái niệm về hệ hàm, đơn giản hệ hàm

Câu 13: Các phương pháp phân loại vi mạch số

Câu 14: Các loại vi mạch số thông dụng của nước ta

Câu 15: Các mạch ra, ý nghĩa của nó

Câu 16: Bài toán tổng hợp mạch số tổ hợp

Câu 17: Bài toán phân tích mạch số tổ hợp – hiện tượng chạy đua trong mạch tổ hợp và những chú ý(liên hệ với tranh chấp trạng thái trong mạch dãy)

Câu 18: Các mạch giải mã: nguyên lí, các IC 74138, 74139, 7447

Câu 19: Mạch mã hóa nhị phân. Nguyên lí IC 74148

Câu 20: Nguyên lí của các bộ MUX và DEMUX. Các IC 74153, 74157

Câu 21: Bộ cộng và bộ so sánh: nguyên lí, cách thực hiện

Câu 22: Khái niệm mạch dãy: định nghĩa, mô hình kỹ thuật của mạch dãy

Câu 23: Các phương pháp mô tả mạch dãy

Câu 24: Flip-Flop: định nghĩa và phân loại

Câu 25: Các Filp-Flop thông dụng trong kỹ thuật số

Câu 26: Các phương pháp đồng bộ FF và đồ thị thời gian của FF

Câu 27: Xác định giá trị đầu vào kích của FF

Câu 28: Phương pháp tạo 1 FF từ các loại FF khác

Câu 29: Bài toán và các bước thiết kế mạch dãy

Câu 30: Phương pháp đơn giản trạng thái trong

Câu 31: Mã hóa trạng thái. Sự tranh chấp trạng thái và cách loại trừ

Câu 32: Xác định hàm kích và hàm ra

Câu 33: Phân tích mạch dãy đồng bộ. Tranh chấp trạng thái

Câu 34: Định nghĩa bộ đếm và các phương pháp thiết kế

Câu 35: Phương pháp xây dựng bộ đếm đồng bộ. Cho ví dụ

Câu 36: Phương pháp xây dựng bộ đếm không đồng bộ. Cho ví dụ

Câu 37: Nguyên lí của bộ đếm đặt lại trạng thái

Câu 38: Các IC đếm 7490 và 4510. Xây dựng bộ đếm từ IC đếm

Câu 39: Thanh ghi: cấu tạo và phân loại

Câu 40: Nguyên lí thanh ghi dịch và song song

Trả lời:

Câu 1: Các hệ đếm cơ bản, phép tính và cách chuyển đổi

Các hệ đếm cơ bản : gồm có 2 loại: hệ đếm có vị trí và hệ đếm không có vị trí. Hệ đếm có vị trí là hệ đếm mà giá trị của mỗi chữ số trong 1 số không những chỉ phụ thuộc và giá trị của chữ số đó, mà còn phụ htuộc vào vị trí của nó trong số, gọi là trọng số. Ngược với hệ đếm có vị trí là hệ đếm không có vị trí. Ví dụ điển hình của lại hệ đếm này là hệ đếm La Mã(các số La Mã). Chúng ta chỉ nghiên cứu các hệ đếm có vị trí:

- Hệ thập phân, cơ số 10(cơ số D - Decimal): 0 → 9

- Hệ nhị phân, cơ số 2(cơ số B – Binary): 0 vs 1

- Hệ bát phân, cơ số 8(cơ số O - Octal): 0 → 7

- Hệ thập lục phân, cơ số 16(cơ số H –Hexa): 0 → 9 vs A → F

Các phép tính cơ bản trong hệ đếm: Cộng(+), trừ(-), nhân(x), chia(÷)

Cách chuyển đổi giữa các hệ đếm:

- Chuyển từ hệ 10 sang hệ 2, 8, 16:

+ Chuyển phần nguyên:

Bước 1: chia liên tiếp phần nguyên cho cơ số cần chuyển cho đến khi kết quả của phép chia bằng 0

Bước 2: chuyển các số dư của các phép chia thành chữ số có giá trị tương ứng của hệ cơ số cần chuyển

Bước 3: sắp xếp các phần dư của các phép chia theo chiều ngược lại của các phép chia ta được kết quả cần tìm.

+ Chuyển phần thập phân:

Bước 1: nhân liên tiếp phần thập phân cho cơ số cần chuyển cho đến khi kết quả phần thập phân bằng 0, hay đạt được đến độ chính xác cần thiết cho phép

Bước 2: chuyển các phần nguyên của kết quả các phép nhân thành chữ số tương ứng của hệ cơ số cần chuyển

Bước 3: sắp xếp các phần nguyên của các kết quả theo chiều thuận của các phép nhân ta được kết quả cần tìm.

Vd: chuyển 216,375(D) sang ?(B)

Chuyển phần nguyên

Chuyển phần thập phân

216

2 dư 0

0,375 x 2 = 0,75

108

2 dư 0

0,75 x 2 = 1,5

2 dư 0

0,5 x 2 = 1,0

2 dư 1

2 dư 0

2 dư 1

Kết quả: 216,375 (D) = 11011000,011 (B)

- Chuyển từ hệ 2, 8 , 16 sang hệ 10:

Bước 1: viết dạng triển khai số đó

Bước 2: Thay các chữ số bằng các số của cơ số 10 có giá trị tương ứng

Bước 3: Thực hiện các phép tính nhân và cộng theo cơ số 10, ta được kết quả nhân nguyên cần tìm.

Vd: chuyển 10110010,01 (B) sang ?(D)

Dạng triển khai: 1 x 27 + 1 x 25 + 1x 24 + 1 x 21 + 1 x 2-2 = 128 + 32 + 16 + 2 + 0,25

Kết quả: 10110010,01 (B) = 178,25 (D)

- Chuyển từ hệ 2 sang hệ 8, 16:

Bước 1: Nhóm các số thành từng nhớm 3 chữ số(hệ 8) hay 4 chữ số(hệ 16) tính từ dấu phẩy(dấu phân cách phần nguyên và phần thập phân). Các nhóm cuối của phần nguyên và thập phân nếu không đủ số chữ số, có thể thêm 0 vào mà không làm thay đổi giá trị của số đó.

Bước 2: Sau đó chuyển từng nhóm thành 1 số cơ số 8 hay 16 tương ứng ta được kết quả cần tìm.

Vd: chuyển số 10110110,01 (B) sang ?(O)

(010)(110)(110),(010) → kết quả: 266,2 (O)

- Chuyển từ hệ 8, 16 sang hệ 2:

Bước 1: chuyển mỗi chữ số của hệ cơ số 8(hoặc 16) thành 1 nhóm 3(hoặc 4) chữ số của cơ số 2 tương ứng.

Bước 2: loại bỏ các chữ số 0 đầu và cuối không có nghĩa, ta được kết quả cần tìm.

Vd: chuyển 376,04 (O) sang ?(B)

376,04 (O) = (011)(111)(110),(000)(100) = 11111110,0001 (B)

Câu 2: Biểu diễn số nguyên trong hệ đếm nhị phân và cách tính giá trị của nó

Trong 1 số nguyên dạng nhị phân(cơ số 2), mỗi1 chữ số được gọi là 1 Bit(Binary digit).

Số nguyên không dấu: trong 1 số nguyên không dấu tất cả các bit đều biểu diễn giá trị của số nguyên đó. Giá trị của 1 số nguyên là 1 số được tính theo cơ số 10.

Số nguyên có dấu: có thể là âm hay dương. Trong các số nguyên có dấu người ta sử dụng bit có trọng số lớn nhất biểu diễn dấu của số nguyên đó và quy ước: 0 → số dương (+); 1 → số âm (-).

Số bù 1 của 1 số nguyên nhận được bằng cách lấy bù của tất cả các bit của số nguyên đó. Còn số bù 2 của 1 số nguyên nhận được bằng cách cộng 1 vào số bù 1 của số nguyên đó.

Vd: số nguyên không dấu: 01101001 (B) = 105 (D)

Số nguyên có dấu: số dương như số nguyên không dấu

Số âm: 10110010

Số bù 1: 01001101

Số bù 2: 01001110 = 78 → giá trị của số âm: 10110010 = -78

Câu 3: Khái niệm về mã. Các bộ mã thông dụng trong kĩ thuật số

Khái niệm về mã:

Mã là việc sử dụng 1 ký hiệu theo 1 nguyên tắc nào đó để biểu diễn thay thế cho 1 người, 1 sự vật, 1 sự việc,.... hay 1 loại ký hiệu khác.

Mã trong lĩnh vực ký thuật số là phương pháp sử dụng tổ hợp nhóm các chữ số 0, 1(hệ cơ số 2) để biểu diễn (thay thế) 1 số, 1 chữ số, 1 chữ cái hay 1 ký tự nào đó. Mỗi tổ hợp được gọi là 1 tổ hợp mã, hay 1 từ mã.

Các bộ mã thông dụng trong kĩ thuật số:

Số thập phân

Mã nhị phân

Mã NBCD

Mã thừa 3

Mã Gray

Mã Johnson

Mã 2 trên 5

B3B2B1B0

DCBA

d3d2d1d0

G3G2G1G0

J4J3J2J1J0

S4S3S2S1S0

0000

0011

0000

00000

00011

0001

0100

0001

00001

00101

0010

0101

0011

00011

00110

0011

0110

0010

00111

01001

0100

0111

0110

01111

01010

0101

1000

0111

11111

01100

0110

1001

0101

11110

10001

0111

1010

0100

11100

10010

1000

1011

1100

11000

10100

1001

1100

1101

10000

11000

1010

1111

1011

1110

1100

1010

1101

1011

1110

1001

1111

1000

- Mã nhị phân: sử dụng các tổ hợp các chữ số 0 và 1 viết dưới dạng của dãy số nhị phân để mã hóa cho các số thập phân.

- Mã BCD(hay NBCD hay BCD 8421): sử dụng mã nhị phân để biểu diễn cho các chữ số thập phân. Có 10 chữ số của hệ thập phân, do đó ta phải dùng bộ mã nhị phân 4 bit để biểu diễn. Bộ mã NBCD chỉ sử dụng 10 tổ hợp mã đầu tiên trong số 16 tổ hợp của bộ mã nhị phân 4 bit.

- Mã thừa 3(hay dư 3): là bộ mã dùng để mã hóa cho các số của hệ thập phân. Trong bộ mã này, các từ mã được tạo thành bằng cách cộng thêm 3 đơn vị vào từ mà tương ứng của bộ mã BCD 8421.

- Mã Gray: là bộ mã đầy đủ sử dụng các tổ hợp các bit nhị phân để biểu diễn cho các số thập phân như bộ mã nhị phân, nên cũng có các bộ mã có độ dài bit khác nhau. Bộ mã Gray có đặc điểm: trong bộ ma, 2 tổ hợp mã cạnh nhau hay đối xứng nhau thì chỉ khác nhau ở 1 bít. Bộ mã Gray có nhiều cách viết. 1 cách viết thông dụng của bộ mã Gray được viết theo nguyên tắc: Tổ hợp mã đầu tiên ứng với số 0 của hệ 10, các bít đều bằng 0. Theo chiều tăng của hệ số 10, tổ hợp mã tiếp theo chỉ khác tổ hợp mã ngay trước đó 1 bít và bit khác nhau bao giờ cũng được xétt ừ bit có trọng số thấp nhất dần đến bit có trọng số lớn nhất, sao cho không có 2 tổ hợp nào trong bộ mã trùng nhau.

- Mã 2 trên 5: bộ mã được dùng để biểu diễn cho các chữ số hệ 10. Mỗi tổ hợp mã bao giờ cũng có 2 chữ số 1 và 3 chữ số 0.

- Mã Johnson: bộ mã được dùng để biểu diễn cho các số thập phân, nên xũng có các độ dài khác nhau như mã nhị phân. Bộ mã Johnson có đặc điểm là: bộ mã có đội dài n bit thì có 2n tổ hợp mã và 2 tổ hợp mã cạnh nhau cũng chỉ khác ở 1 bit theo cách: Tổ hợp mã đầu tiên mã hóa cho số 0 thì tất cả các bit bằng 0. Hai tổ hợp mã cạnh nhau chỉ khác nhau 1 bit và sự khác nhau bởi các bit 1 được dịch dần từ trái qua phải hay từ phải qua trái.

Câu 4: Định nghĩa biến logic và hàm logic. Bảng giá trị, phương trình biểu diễn và ý nghĩa của nó

- Xét tập hợp B chỉ chứa 2 phần tử 0 và 1. B={0,1}. Xi được gọi là biến logic nếu xi là biến của 1 hàm và xi ϵ B. Tức là xi chỉ nhận 1 trong 2 giá trị 0 và 1.

- Hàm f gọi là hàm logic nếu như hàm f là hàm của các biến logic và bản thân hàm f cũng chỉ nhận 1 trong 2 giá trị 0 và 1 (f ϵ B).

Y = f ( x0, x1 ,x2, ....., xn)

Trong đó xi ϵ B; i=1, 2, ...., n và f ϵ B.

Trong 1 hàm logic f, mỗi biến chỉ có thể nhận 1 trong 2 giá trị 0 và 1. Ta gọi 1 tổ hợp giá trị của tất cả các biến của hàm là 1 tổ hợp giá trị biến, hay gọi tắt là 1 tổ hợp biến. Khi đó, 1 hàm logic f có n biến thì có thể có tối đa 2n tổ hợp biến.

- Bảng giá trị hàm(bảng chân lí, bảng sự thật) là bảng biểu diễn mối quan hệ giữa các giá trị của hàm số với giá trị của các biến số.

Biểu diễn cho 1 hàm logic n biến.

Về cấu trúc bảng:bảng có số hàng và cột là:

Gồm n+1 cột, trong đó n cột đầu tương ứng với n biến của hàm, mỗi cột tương ứng với 1 biến. Cột thứ n+1 tương ứng với hàm logic

Và có 2n hàng tương ứng với 2n tổ hợp biến khác nhau của hàm. Mỗi hàng ứng với 1 tố hợp biến.

Nội dung bảng:các ô giao giữa hàng cột

Với n cột đầu ta ghi các giá trị của n biến sao cho trên mỗi hàng là 1 tổ hợp biến của hàng. Trong bảng này, việc ghi giá trị của các biến có thể tùy ý. Tuy nhiên, để thuận tiện thường ghi theo quy luật của mã nhị phân.

Cột thứ n+1 ghi giá trị hàm tương ứng với tổ hợp giá trị biến cùng hàng.

Ưu điểm:

Rõ ràng, trực quan. Căn cứ vào nội dung của bảng có thể dễ dàng xác định chức năng logic của mạch.

Gắn với cách mô tả logic của 1 bài toán thực tế. Do đó, khi mô hình hóa 1 bài toán thực tế ta hay dùng phương pháp này.

Nhược điểm:

Cồng kềnh, đặc biệt với số biến lớn.

Khó đơn giản hàm.

- Biểu thức đại số:

Đn:

Tích đầy đủ các biến(tích đầy đủ, số hạng nhỏ nhất) của hàm logic n biến là 1 tích có n thừa số của n biến. Trong đó, mỗi biến chỉ xuất hiện 1 lần và chỉ một mà thôi dưới dạng nguyên biến hay đảo biến. Như vậy, với mỗi 1 hàm n biến, sẽ có 2n tích đầy đủ.

-Mỗi tích đầy đủ có tương ứng 1 và chỉ 1 tổ hợp giá trị các biến mà tại đó có giá trị bằng 1.

-Tích của 2 tích đầy đủ bất kì luôn =0; tổng = 1.

Tổng đầy đủ: là 1 tổng đầy đủ n biến, mỗi biến chỉ xuất hiện 1 lần, dưới dạng nguyên biến hay đảo biến. các tính chất tương tự như tích đầy đủ, nhưng đảo ngược lại.

Các dạng đại số:

Đl: 1 hàm logic bất kì, luôn luôn có thể được biểu diễn dưới dạng chuẩn tắc tuyển(hội) đầy đủ.

Chuẩn tắc tuyển đầy đủ(CTTDD) là tổng(tuyển) của nhiều thành phần, mỗi thành phần là tích(hội) đầy đủ các biến.

Chuẩn tắc hội đầy đủ(CTHDD) là tích(hội) của nhiều thành phần, mỗi thành phần là tổng(tuyển) đầy đủ các biến. Dạng chuẩn tắc hội đầy đủ ngược với chuẩn tắc tuyển đầy đủ.

Ưu và nhược: Gọn, có tính khái quát và trừu tượng cao; tiện sử dụng các công thức trong biến đổi hàm.

Phương pháp này gắn với sơ đồ logic để biểu diễn hàm số.

Nhược điểm cơ bản của phương pháp này là không trực quan. Do đó rất khó xác định được mối quan hệ logic của hàm với các biến.

Câu 5: Các tính chất, định lí của đại số logic

- Quan hệ 1 biến:

A + 1 = 1; A + 0 = A; A . 1 = A; A . 0 = 0

A + A = A; A+

= 1; A . A = A; A .

= 0

= A;

- Các quan hệ gần giống như đại số thông thường:

+ Giao hoán: A + B = B + A

A . B = B . A

+ Kết hợp: A + B + C = A + ( B + C ) = ( A + B ) + C

A . B . C = A . ( B . C ) = ( A . B ) . C

+ Phân phối: A + B . C = ( A + B ) . ( A + C )

A . ( B + C ) = A . B + A . C

- Định luật De-Morgan

- Quy tắc thay thế: trong bất kì một đẳng thức nào của đại số logic, nếu ta thay thế 1 biến nào đó bằng 1 hàm số thì đẳng thức vẫn được thiết lập:

thay A = C + D →

- Quy tắc tìm đảo của 1 hàm số: Cho Z là 1 hàm logic. Ta có thể nhận được hàm Z từ

bằng cách sau:

Thay các phép tính ” . ” bằng “ + “ và “ + “ bằng ” . ”

Thay các giá trị “1” bằng “0” và “0” bằng “1”

Thay các biến nguyên thành biến đảo của nó và ngược lại.

Z =

+ C . D + 0 →

= ( A + B ) . (

) . 1

- Quy tắc đối ngẫu: Hàm Z’ được gọi là đối ngẫu của hàm Z nếu các phép tính “ + “ và “ . “, các giá trị “ 1 “ và “ 0 “ đổi chỗ cho nhau 1 cách tương ứng.

Z = A . ( B + C ) → Z’ = A + B . C

Vì đối ngẫu là tương hỗ, nên nếu 1 đẳng thức đã tồn tại thì đối ngẫu của 2 vế của đẳng thức đó cũng là 1 đẳng thức.

- Hàm XOR và NXOR(tương đương):

A Å 0 = A; A Å 1 =

A ~ 0 =

; A ~ 1 = A

A Å

= 1; A Å A = 0 A ~

= 0; A ~ A = 1

Luật giao hoán:

A Å B = B Å A

A ~ B = B ~ A

Luật kết hợp

: ( A Å B ) Å C = A Å ( B Å C )

( A ~ B ) ~ C = A ~ ( B ~ C )

Luật phân phối: không có với hàm tương đương ( ~ )

A . ( B Å C ) = A . B Å A . C

Å B = A Å

~ B = A ~

A Å B =

A ~ B =

A Å B = C <==> A Å C = B <==> B Å C = A

A ~ B = C < ==> A ~ C = B <==> B ~ C = A

Câu 6: Các cổng logic cơ bản

Cổng lặp lại: thực hiện chức năng hàm lặp lại Cổng đảo(NOT): thực hiện chức năng hàm đảo

Cổng và(AND): thực hiện chức năng hàm AND Cổng hoặc(OR): thực hiện chức năng hàm OR

Cổng NAND: thực hiện chức năng hàm NAND Cổng NOR: thực hiện chức năng hàm NOR

Cổng cộng modul 2(XOR) Cổng tương đương(NXOR)

Câu 7: Biểu diễn hàm logic trên bảng giá trị hàm và ý nghĩa của nó

- Bảng giá trị hàm(bảng chân lí, bảng sự thật) là bảng biểu diễn mối quan hệ giữa các giá trị của hàm số với giá trị của các biến số.

Biểu diễn cho 1 hàm logic n biến.

Về cấu trúc bảng:bảng có số hàng và cột là:

Gồm n+1 cột, trong đó n cột đầu tương ứng với n biến của hàm, mỗi cột tương ứng với 1 biến. Cột thứ n+1 tương ứng với hàm logic

Và có 2n hàng tương ứng với 2n tổ hợp biến khác nhau của hàm. Mỗi hàng ứng với 1 tố hợp biến.

Nội dung bảng:các ô giao giữa hàng cột

Cột thứ n+1 ghi giá trị hàm tương ứng với tổ hợp giá trị biến cùng hàng.

Ưu điểm:

Rõ ràng, trực quan. Căn cứ vào nội dung của bảng có thể dễ dàng xác định chức năng logic của mạch.

Gắn với cách mô tả logic của 1 bài toán thực tế. Do đó, khi mô hình hóa 1 bài toán thực tế ta hay dùng phương pháp này.

Nhược điểm:

Cồng kềnh, đặc biệt với số biến lớn.

Khó đơn giản hàm.

Câu 8: Biểu diễn hàm logic trên bảng Karnaugh và ý nghĩa của nó

Là một biểu diễn biến thể của bảng giá trị hàm và nó sẽ làm thuận tiện cho việc đơn giản hàm.

Cấu trúc bảng

- Các hàng và cột của 1 bảng Karnaugh cho hàm logic n biến là:

Bảng gồm 2n/2 hàng và 2n/2 cột nếu n chẵn và 2(n-1)/2 hàng và 2(n-1)/2 cột nếu n lẻ. Như vậy số hàng của bảng sẽ tương ứng với tổ hợp của một nửa số biến và số cột tương ứng với tổ hợp của một nửa số biến còn lại của hàm. Bảng 2n ô, mỗi ô tương ứng với 1 tổ hợp biến của hàm.

Trên các đầu cột và đầu hàng của bảng tsa ghi các tổ hợp giá trị của 1 nửa số biến tương ứng theo thứ tự của mã Gray. Theo cách biểu diễn này thì 2 hàng hay cột cạnh nhau hay đối xứng nhau, tương ứng với 2 tổ hợp chỉ khác nhau ở giá trị của 1 bit. Và do đó, 2 tổ hợp biến tương ứng với 2 ô kế cận hay đối xứng cũng chỉ khác nhau ở giá trị của 1 bít.

- Trong các ô của bảng, ghi giá trị của hàm ứng với tổ hợp biến tậi ô đó. Thông thường thì dạng chuẩn tắc tuyển(CTT) các ô mà f=0 thì để chống, còn chuẩn tắc hội(CTH) thì tại f=1

Trong các ô ứng với các tổ hợp biến ABC bằng 011, 101, 110, 111 ta ghi giá trị 1 cho hàm.

Ưu điểm lớn nhất là do sự sắp xếp các tổ hợp biến theo mã Gray đã làm nổi bật tính kề cận và đối xứng cảu các số hạng.

Nhược điểm chủ yếu của bảng là nếu số biến tăng thì độ phức tạp của bảng tăng nhanh, do đó khả năng xét đoán được tính kề cận hay đối xứng càng khó. Bảng Karnaugh chỉ thích hợp khi số biến nhỏ hơn hay bằng 6.

Câu 9: Biểu diễn hàm logic phương pháp đại số và ý nghĩa của nó

a, tích đầy đủ:

Tích đầy đủ các biến(tích đầy đủ, số hạng nhỏ nhất) của 1 hàm logic n biến là 1 tích có n thừa số của n biến. Trong đó mỗi biến chỉ xuất hiện 1 lần và chỉ một mà thôi dưới dạng nguyên biến hay đảo biến. Như vậy, với 1 hàm n biến, sẽ có 2^n tích đầy đủ.

Một số tính chất:

- mỗi tích đầy đủ có tương ứng 1 và chỉ một tổ hợp giá trị các biến mà tại đó hàm có giá trị bằng 1.

- tích của hai tích đầy đủ bất kì luôn =1, tổng =0

b. Tổng đầy đủ:

Là 1 tổng gồm n biến, mỗi biến chỉ xuất hiện 1 lần dưới dạng nguyên biến hay đảo biến.

Tính chất tương tự nhưng ngc lại, 1 là 0, 0 là 1.

2. Các dạng đại số:

ĐL: Một hàm logic bất kì luôn luôn có thể đc biểu diễn dưới dạng chuẩn tắc tuyển(CTT) đầy đủ hoặc CTH đầy đủ.

CTTĐD: là tổng(tuyển)của nhiều thành phần, mỗi thành phần là tích(hội) đầy đủ các biến.

Nguyên tắc viết hàm dưới dạng CTT đầy đủ:

- Ta chỉ quan tâm đến các tổ hợp biến mà hàm nhận giá trị 1. Mỗi tổ hợp biến đó tương ứng với một tích đầy đủ các biến. Số lần hàm bằng 1 là số tích đầy đủ của biểu thức.

- Trong 1 tích đầy đủ, mỗi biến xuất hiện 1 lần. Trong đó các biến có giá trị bằng 1 trong tổ hợp biến tương ứng thì được giữ nguyên trong tích. Còn các biến có giá trị bằng 0 thì được lấy đảo trong tích.

- Hàm f sẽ bằng tổng các tích đó.

Dạng CTH đầy đủ: Là tích(hội) của nhiều thành phần, mỗi thành phần là tổng(tuyển) gồm đầy đủ các biến. Dạng CTH đầy đủ ngược với CTT đầy đủ.

Nguyên tắc viết hàm số dưới dạng CTH đầy đủ như sau:

- Trong dạng CTH ta chỉ quan tâm đến các tổ hợp biến mà hàm nhận giá trị bằng 0. Mỗi một tổ hợp biến đó tương ứng với một tổng đầy đủ các biến. Số lần hàm =0 là số tổng đầy đủ của biểu thức.

-Trong 1 tổng đầy đủ, mỗi biến xuất hiện 1 lần. Trong đó các biến có giá trị =0 trong tổ hợp biến tương ứng , thì đc giữ nguyên trong tổng, các biến lấy giá trị =1 thì đảo trong tổng.

-Hàm f sẽ bằng tích các tổng đó.

Ưu điểm: Gọn, tính khái quát và trừu tượng cao. Tiện trong việc sử dụng công thức biến đổi hàm.

- Gần với việc sử dụng sơ đồ logic để biểu diễn hàm số.

Nhược: Ko trực quan, khó xác định mỗi qh logic của hàm với các biến.

Câu 10: Tối thiểu hàm logic trên bảng Karnaugh

Các bước:

Phương pháp đại số là không trực quan có nhiều trường hợp khó xác định được hàm tối thiểu. Bảng Karnaugh có đặc điểm là hai ô kế cận hay đối xứng tương ứng với hai tổ hợp biến chỉ khác nhau 1 bit nên có thể được sử dụng để đơn giản hàm. Các bước như sau:

1/ Biểu diễn hàm trên bảng Karnaugh.

2/ Nhóm tất cả các ô mà tại đó hàm nhận giá trị bằng 1 vào nhóm sao cho trong mỗi nhóm số ô phải là lớn nhất (tích cực tiểu), nhưng phải đảm bảo:

-số ô trong nhóm phải là 2^i ô

-Các ô trong nhóm phải kế cận hay đối xứng.

3/ Mỗi nhóm tương ứng với một tích cực tiểu của các biến, trong đó:

Biến nào có giá trị 1 ở tất cả các ô trong nhóm, được giữ nguyên trong tích.

Biến nào có giá trị 0 ở tất cả các ô trong nhóm, được lấy đảo trong tích.

Biến nào có giá trị thay đổi ở các ô trong nhóm, không có mặt trong tích.

Bước 4: hàm tối thiểu bằng tổng các tích đó.

Câu 11: Hàm logic ràng buộc, ý nghĩa của nó

Hàm logic ràng buộc là 1 lớp hàm logic đặc biệt, mà trong đó các biến có mối quan hệ quy định giá trị lẫn nhau.

Các định nghĩa:

- Tích ràng buộc: Các tích đầy đủ của các biến tương ứng với các tổ hợp giá trị biến không xảy ra được gọi là các tích ràng buộc. Mỗi tích đầy đủ của 1 hàm logic tương ứng với một tổ hợp biến để nó nhận gia trị 1. Tuy nhiên, với những tích ràng buộc là không xảy ra thì hàm có thể nhận giá trị 0 hoặc 1 tùy ý tại tổ hợp biến tương ứng.

+ Điều kiện ràng buộc: Biểu thức logic cấu trúc bằng tổng các số hạng ràng buôc được gọi là điều kiện ràng buộc. Vì số hạng ràng buộc luôn =0, nên điều kiện ràng buộc cũng =0.

Câu 12: Khái niệm về hệ hàm, đơn giản hệ hàm

Định nghĩa: Hệ hàm logic là tập hợp các hàm logic có cùng chung các biến.

Một hệ gồm m hàm logic với n biến logic đc viết dưới dạng:

y0=f0(xn-1,xn-1,….x1,x0)

y1=f1(xn-1,xn-1,….x1,x0)

...

Ym-1=fm-1(xn-1,xn-1,….x1,x0)

2/Các phương pháp biểu diễn hàm :

+ Tg tự hàm logic đơn=> sử dụng biểu diễn hàm số.

Dùng m bảng giá trị để biểu diễn cho m hàm, các biến của hàm là giống nhau => gộp các bảng thành 1 bảng. Trong bảng chung có số hàng là 2^n hàng tương ứng với 2^n tổ hợp biến của các hàm, và số cột có m+n cột với n cột đầu là giá trị của n biến và m cột sau tương ứng với giá trị của m hàm.

+Bảng Karnaugh :

Ta phải sử dụng m bảng Karnaugh có cấu trúc giống nhau cho m hàm. Chỉ giá trị của hàm được ghi ở các ô mỗi bảng là khác nhau tùy theo từng hàm.

3/Tối thiểu hàm :

+Tách riêng từng hàm : tối thiểu từng hàm riêng trong hệ hàm theo các phương pháp đơn giản đã học.

+Sử dụng phần chung : Tách riêng phần chung cho các hàm, phần chung của một số hàm. Hàm y, có giá trị bằng tổng các phần chung của nó với các hàm khác và phần riêng còn lại của hàm sau khi đã tách các phần chung. Cần chú ý là, nếu một tổ hợp mà giá trị hàm tại đó bằng 1 được tách ra cho một phần chung nào đó, thì các phàn chung đc tách tiếp theo đó và phần riêng còn lại của hàm khi đơn giản vẫn có thể sử dụng lại các ô tổ hợp này. Có nghĩa là, sau khi đc tách, giá trị hàm tại ô này là bất định.

Câu 13: Các phương pháp phân loại vi mạch số

+Phân loại theo bản chất tín hiệu vào và ra :

Nếu kí hiệu

X={x1,x2,....xn} là tập các tín hiệu vào của vi mạch

Y={y1,y2,....yn} là tập các tín hiệu ra của vi mạch

Việc phân loại theo bản chất các tín hiệu X và Y, ta có các loại vi mạch sau :

X và Y là tín hiệu tương tự thì vi mạch là vi mạch tương tự

X và Y là tín hiệu số thì vi mạch là vi mạch số

X tương tự, Y số thì vi mạch là biến đổi số-tương tự.

X số, Y tương tự thì vi mạch là biến đổi tương tự-số

+Phân loại theo mật độ thích hợp.

Mật độ thích hợp là tổng số những phần tử tích cực hay cổng logic chứa trên một đơn vị diện tích của mảnh tinh thể bán dẫn. Tuy nhiên ở đây, mật độ thích hợp đc hiểu theo số phần tử tích cực trong một chip vi mạch. Ta có :

- Vi mạch cỡ nhỏ SSI, có vài chục transistor

- Vi mạch cỡ vừa MSI, có hàng trăm transistor

- Vi mạch cỡ lớn LSI, có hàng nghìn đến chục nghìn transistor.

+Phân loại theo công nghệ chế tạo :

IC rắn, màng mỏng, màng dày, IC lai. IC rắn gồm IC số và IC tương tự. IC số chia thành lưỡng cực và đơn cực

Lưỡng cực gồm RTL, DTL, TTL, ECL (R-resistor,T-transistor,D-diode,E-Emitter,L-logic)

Đơn cực gồm MOSFET- transistor hiệu ứng trường kênh dẫn loại P, còn gọi là PMOS. Có mật độ lớn, công suất tiêu thụ nhỏ, dễ chế tạo. Tần số làm việc nhỏ và đòi hỏi nhiều nguồn nuôi khác nhau. Kênh dẫn loại N –NMOS có mật độ rất lớn và chỉ dùng một nguồn duy nhất.

CMOS sử dụng các cặp MOSFET kênh n và p ở chế độ tải tích cực có tác dụng bù nhau, được cấu trúc dùng một transistor loại P kết hợp với transistor loại n, vì thế chúng đc gọi là kiểu bù. Điện thế điểm chung A giữa 0V và –Udd. Khi A là âm, transistor P dẫn, U ngưng dần. Ngược lại khi A là 0V thì N dẫn. Do có một transistor ngưng dẫn cho nên mạch hầu như không tiêu thụ năng lương trong chế độ tĩnh.

Câu 14: Các loại vi mạch số thông dụng của nước ta

1/ Các họ TTL: là mạch điện dùng transistor lưỡng cực. Họ TTL đc sử dụng rộng rãi.

Một số đặc điểm:

- Chỉ dùng nguồn nuôi duy nhất 5V

- Chế tạo các IC có mật độ tích hợp k lớn lắm. Thường gặp ở SSI hay MSI

-Các đâu vào không được sử đụng để hở, khi đó nó đc xem là có mức logic 1. Tuy nhiên, trong thực tế để tránh sai sót bất thường, ta vẫn nên đặt mức logic xác định tương ứng nếu không sử dụng đầu vào tín hiệu.

- Mức logic của họ mạch TTL được chuẩn hóa và gọi là mức TTL. Để đảm bảo mức phòng vệ nhiễu, người ta quy định: mức 0 trong khoảng từ 0V đến 0.5V với Uol là trog từ 0V đến 0.8V với Uil. Mức 1 trong khoảng từ 2.4V đến 5V với Uoh, còn trong khoảng từ 2V đến 5V với Uih.

2/ Các họ MOS: Bao gồm PMOS, NMOS và CMOS. Do tính ưu việt của CMOS, người ta thường dùng công nghệ này chế tạo các IC và SSI, LSI, MSI và ngày này là VLSI được dùng rất rộng rãi. Còn công nghệ NMOS, HNMOS và PMOS thường dùng chế tạo các IC loại VLSI.

Đặc điểm:

Các IC họ CMOS thường có nguồn cấp trong dải từ 3V đến 15V. Tuy nhiên giá trị nguồn cấp có thể ảnh hưởng đến một số tham số khác.

- Các mức logic 0 và 1 của họ CMOS cũng có giá trị khác nhau.

- Mức phòng vệ nhiễu của các phần tử họ CMOS cao hơn họ TTL, và nó đc tăng lên khi điện áp nguồn cấp tăng.

- Vì cực cổng G của các transistor MOS đc cách điện trong các phần tử CMOS nên dòng điều khiển rất nhỏ, chỉ cỡ nA.

-Các IC họ CMOS có dòng tĩnh rất nhỏ, nên công suất tiêu thụ tĩnh thấp. Công suất tổn hao tăng khi tần số thay đổi trạng thái ở đầu ra. Ở tần số khoảng 5Mhz, họ CMOS tổn hao xấp xỉ = TTL.

- Các phần tử CMOS có thời gian trễ lớn. Tuy nhiên, nếu điện áp nguồn cấp tăng thì thời gian trễ sẽ giảm đi. Các chủng loại CMOS có tốc độ hoạt động cao với điện áp cung cấp đòi hỏi nghiêm ngặt hơn.

-Không được phép thả nổi các đầu vào nếu không được sử dụng đến.

Câu 15: Các mạch ra, ý nghĩa của nó

Khối chức năng có n tín hiệu vào và m tín hiệu ra, được tạo ra để thực hiện chức năng logic cấu tạo cho IC.

Khối các mạch ra có m tín hiệu vào và m tín hiệu ra, Các mạch ra có nhiệm vụ:

- tăng công suất của các tín hiệu ra, các mạch ra này không làm thay đổi các mức logic của các tín hiệu, và do đó mức logic của các tín hiêu ra là bằng mức so với mức của tín hiệu vào tương ứng.

- giảm ảnh hưởng của tải tới tham số của khối chức năng

1/ Mạch ra thường: các mạch ra loại này dùng 1 transistor có vai trò như một khóa. Tín hiệu ra của mạch bị đảo so với tín hiệu vào. Mạch ra loại này có nhược điểm: chịu tải kém, chống nhiễu thấp; sự chuyển trạng thái đầu ra 1-0 là chuyển bão hòa, 0-1 là do khóa của transistor. Thời gian chuyển 0-1 chậm hơn so với 1-0.

2/Mạch ra đẩy kéo: Gồm 2 transistor T2 và T3 hoạt động như 2 khóa đóng cắt điều khiển ngược pha nhau.

Còn T1 để tạo tín hiệu đảo pha cho T2 và T3.

Khi điện áp vào cực B của T1 có mức thấp, T1 bị khóa, điện áp cực B của T2 xấp xi bằng 0, cìn T3 xấp xỉ bằng Uc nên T2 cũng bị khóa và T3 thông, và Ura ~ Uc-0.8V, có mức cao.

Còn ngược lại T1 thông, điện áp cực B của T2 tăng, nên T2 thông bão hòa, và Ura~0.1V, có mức thấp. Do có D nên T3 bị khóa.

Sơ đồ có ưu điểm :

Ở trạng thái logic Ura=1, T3 hoạt động như mạch cực phát lặp lại có trở kháng ra nhỏ nên tăng khả năng chịu tải và khả năng chống nhiễu.

Với mạch này, điện trở R3 có thể chọn nhỏ nên tốc độ chuyển từ mức logic thấp lên mức cao do giảm được hằng số thời gian nạp cho tụ kí sinh.

3/Mạch ra cực góp để hở

Mạch ra là một transistor giống như mạch ra thường. Tuy nhiên, cực collector của nó không nối với nguồn cấp Uc mà để hở. Người sử dụng sẽ nối nó với nguồn cấp thcish hợp thông qua điện trở R hay một tải thích hợp.

Phần tử logic có mạch ra collector để hở ứng dụng thuận tiện trong các trường hợp cho phép thay đổi mức logic bằng cách nối đầu ra với điện áp +U thích hợp. Hơn nữa, khi cần điều khiển tải công suất ta có thể nối trực tiếp đầu ra collector để hở với tải và đặt vào điện áp Uc mà tải yêu cầu.

Nhược: Thời gian chuyển từ 0 lên 1 dài do điện dung kí sinh mặt ghép Cce tương tự mạch ra thường.

4/ Mạch 3 trạng thái:

Sơ đồ giống mạch ra đẩy kéo. Chỉ khác là ngoài một đầu vào và một đầu ra, còn thêm 1 đầu điều khiển E cho phép mạch làm việc. Nguyên lý:

Khi đầu vào E có mức logic 0 thì T4 bị khóa không gây tác động đến mạch ra, khi đó tương tự mạch đẩy kéo.=> điều khiển bằng mức âm.

Khi có mức logic 1, T4 thông bão hòa. Khi đó cả T2 T3 trong mạch ra đều bị khóa bởi mức điện áp logic thấp. Sự thay đổi đầu vào không ảnh hưởng đến đầu ra => trạng thái treo.

Câu 16: Bài toán tổng hợp mạch số tổ hợp

Bài toán tổ hợp: là tổng hợp mạch logic tổ hợp, được thực hiện theo con đường chính tắc bằng các bước cơ bản. Mạch đc xây dựng từ các cổng logic.

B1: Phân tích bài toán:

Mô tả bài toán tỉ mỉ để xác định đc cái nào là nguyên nhân, cái nào là kết quả và mối quan hệ logic giữa chúng với nhau. Vấn đề này rất quan trọng trong quá trình thiết kế. Nó quyết định độ chính xác cho bài toán và mức tối ưu của mạch được xây dựng.

B2:Mô hình bài toán:

Từ bước 1, mô tả mối quan hệ logic trên bằng mô hình logic nào đó. Thông thường, người ta dùng bảng giá trị hàm để mô tả bài toán thực tế.

B1+B2 là để hình thành thuật toán. Với các bài toán đơn giản, có thể dựng ngay thuật toán. Với các bài phức tạp, nên liệt kê bảng quan hệ giữa các tác nhân vào và ra. Sau đó thay thế các biến và hàm logic cho các tác nhân đó, để nhận đc bảng giá trị hàm.

B3: Tối thiểu hàm logic:

Dùng các phương pháp đã học để tối thiểu hay tối ưu của hàm hay hệ hàm logic

B4:Biến đổi đại số:

Từ bước 3, sử dụng các tính chất, định lí, định luật của đại số logic để biến đổi hàm nhận đc về dạng tối ưu có số IC cổng sử dụng là ít nhất, hay phù hợp với điều kiện thực tế. Khi đó mạch có thể ở dạng 2 cấp, hoặc đc biến đổi dưới dạng nhiều cấp.

Dạng 2 cấp, mạch chỉ gồm 2 cấp phần tử logic. Mạch loại này có đặc điểm là tốc độ làm việc nhanh và do chỉ có 2 cấp, nên sự chạy đua trong mạch tổ hợp không đáng kể

Dạng nhiều cấp, mạch đc biến đổi thành mạch có số cổng tối ưu là ít nhất, hoặc về các dạng sử dụng các loại cổng logic có số đầu vào tương đối đồng nhất. Với các mạch dạng này, số loại cổng sử dụng trong mạch thường là ít nên có thể tối ưu trong việc sử dụng các cổng trong các IC cổng, và việc tìm kiếm các IC cổng khi lắp ráp mạch dễ dàng hơn. Nhược điểm là số cấp của mạch lớn nên khả năng xảy ra chạy đua trong mạch là lớn hơn.

B5: Sơ đồ logic: Từ B4, ta tiến hành vẽ sơ đồ mạch tương ứng.

Thực tế, khi thiết kế một mạch phải có bước phân tích mạch để đánh giá lại mạch đã qua thiết kế có đảm bảo yêu cầu hay không.

Câu 17: Bài toán phân tích mạch số tổ hợp – hiện tượng chạy đua trong mạch tổ hợp và những chú ý(liên hệ với tranh chấp trạng thái trong mạch dãy)

Phân tích mạch logic tổ hợp: là bài toán xuất phát từ sơ đồ mạch điện cổng để tìm ra khả năng đánh giá chức năng và hoạt động của mạch. Bài toán phân tích được chia làm 2 loại: phân tích tĩnh và phân tích động.

Phân tích tĩnh: có 2 nhiệm vụ chính là xác định chức năng của mạch và tìm mối quan hệ logic giữa các tín hiệu ra với vào của mạch. Từ sơ đồ mạch điện cổng của 1 mạch logic tổ hợp, ta phải xác định được chức năng của mạch đó.

Phân tích động: là bài toán đánh giá khả năng làm việc của mạch. Từ 1 mạch logic tổ hợp, nếu đưa các tổ hợp tín hiệu vào mạch theo 1 thứ tự, thì các tổ hợp tín hiệu ra nhận dược có đúng với thiết kế hay không? Bài toán phân tích động có phạm vi rất rộng: những sai sót có thể xuất hiện trên các mạch khác nhau. Hay trên cùng 1 mạch, sự xuất hiện của các tổ hợp tín hiệu vào khác nhau, theo các thứ tự khác nhau cũng gây ra những sai sót khác nhau. Do đó, bài toán phân tích động được xem xét các vấn đề trên khía cạnh tổng quát

Chạy đua trong mạch tổ hợp

Việc thiết kế các mạch logic nhìn chung không phức tạp, vì cần có biểu thức toán là ta có thể vẽ ra được mạch điện và lắp ráp thành hệ thống điều khiển. Trên thực tế, không phải mạch nào cũng có thể hoạt động tốt được, nguyên nhân là do cấu trúc của mạch tổ hợp gây ra, hiện tượng hoạt động không ổn định xảy ra trong mạch tổ hợp được gọi là hazard.

Hazard còn được gọi là sự "chạy đua", hoạt động lúc được lúc không của mạch logic. Sự "chạy đua" này có thể xảy ra trong một mạch điện hoàn toàn không có hỏng hóc linh kiện. Tức là trong mạch, các linh kiện hoàn toàn tốt nhưng điều khiển chức năng lúc được lúc không. Nói chung là mạch hoạt động không có sự tin cậy. Hiện tượng của Hazard trong mạch tổ hợp có thể gặp là:

- Hazard chỉ xuất hiện một lần và không bao giờ gặp lại nữa.

- Hazard có thể xuất hiện nhiều lần (theo một chu kỳ nào đó hoặc không theo một chu kỳ nào).

Hazard có thể do chính chức năng của mạch điện gây ra. Đây là trường hợp khó giải quyết nhất khi thiết kế

Như ta đã biết, một trong các đặc tính quan trọng nhất của mạch điện khi hoạt động là quán tính, độ linh động hay sự chậm trễ của mạch. Chính sự chậm trễ này làm cho tín hiệu từ đầu vào không thể truyền ngay tức khắc tới đầu ra của mạch điện, điều này làm cho các thiết bị điều khiển phía sau không thể có phản ứng tức khắc đối với tín hiệu đưa vào. Do tất cả các mạch điện đều có thời gian trễ nhất định, ngay cả ở các mạch vi điện tử cũng có thời gian trễ. Sự thay đổi nhiệt độ môi trường cũng làm cho thời gian trễ thay đổi, dẫn đến sự sai lệch khi điều khiển của mạch logic, đó chính là hazard.

Câu 18: Các mạch giải mã: nguyên lí, các IC 74138, 74139, 7447

Các IC 74138, 74139 là các IC giải mã nhị phân

Nguyên lý: Mạch giải mã nhị phân là mạch tổ hợp có n đầu vào và 2n đầu ra để chuyển mã nhị phân thành mã 1: 2n. Mạch được xây dựng trên nguyên lý là cứ ứng với 1 tổ hợp tín hiệu đầu vào, mạch sẽ cho ra trên một đầu ra tương ứng duy nhất có mức tích cực.

Các bộ giải mã thường được tích hợp thành các IC và khi sử dụng có thể ghép nối chúng lại với nhau để tạo ra các bộ giải mã mới

IC 74138: 3 đầu vào 8 đầu ra

IC 74139: mỗi IC có 2 khối giải mã độc lập có 2 đầu vào và 4 đầu ra.

IC 7447 là IC giải mã 7 thanh.

Nguyên lý: bộ chuyển đổi mà từ BCD sang 7 thanh là loại rất thông dụng để cấp cho các đèn hiển thị LED 7 thanh hay LCD. Bộ chuyển đổi mã có 4 đầu vào là D, C, B, A, của số BCD 4bit. Và 7 đầu ra tương ứng với bộ mã 7 thanh a, b, c, d, e, f, g sáng LED 7 thanh

Câu 19: Mạch mã hóa nhị phân. Nguyên lí IC 74148

- Các chân tín hiệu vào I0 -> I7 có mức tích cực thấp.

- Tương tự, A0, A1, A2 là các chân tín hiệu ra có mức đảo

- Chân EI là chân tín hiệu vào cho phép cũng có mức tích cực thấp, thêm vào 1 trạng thái nữa ngoài trạng thái tất cả các đầu vào dữ liệu có mức không tích cực. Vì thế sẽ có 3 trạng thái mà A0, A1, A2 có cùng một giá trị. Trong trường hợp này, ta thiết kế đưa ra 2 tín hiệu OE và GS là các tín hiệu báo trạng thái cho tầng sau.

Tín hiệu vào

Tín hiệu ra

Dựa vào bảng chân lý, khi EI có mức tích cực, thì IC làm việc, mạch mã hóa có mức ưu tiên cao nhất cho I7. Các tín hiệu GS và OE để tầng sau phân biệt được các trạng thái mà cả ba đầu ra dữ liệu A0, A1, A2 đều có mức cao

Nếu LED 7 thanh là loại Anod chung thì bộ chuyển đổi mã có tín hiệu đầu ra mức tích cực thấp (L). Còn nếu Katod chung thì có mức tích cực cao (H)

Mạch chỉ sử dụng 10 tổ hợp tín hiệu vào đầu tiên, 6 tổ hợp còn lại không sử dụng có thể cho giá trị tùy ý

IC 7447 là loại dùng cho LED có Anod chung

Câu 20: Nguyên lí của các bộ MUX và DEMUX. Các IC 74153, 74157

Bộ dồn kênh MUX còn gọi là bộ chọn kênh có nhiệm vụ từ nhiều đầu vào có thể nối tới 1 đầu ra tùy theo trạng thái

Mạch là 1 hệ logic gồm có 2n đầu vào x0, x1,…, x2n -1và 1 đầu ra y. Mạch còn có n đầu vào trạng thái (địa chỉ ) là s0, s1, …, s(n-1)

Mạch MUX được xây dựng theo nguyên lý là lứng với mỗi tổ hợp tín hiệu vào trạng thái, thì đầu ra có giá trị bằng với 1 đầu vào dữ liệu tương ứng

Do đó, thực chất có thể xem MUX là 1 chuyển mạch điện tử sử dụng các tín hiệu trạng thái để điều khiển sự nối mạch tới đầu ra.

Từ nguyên lý trên, ta có thể viết được phương trình hàm logic cho mạch MUX:

IC 74153 có 2 MUX 4 đầu vào; IC 74157 có 4 MUX 2 đầu vào

Bộ phân kênh (DEMUX) có chức năng ngược với MUX là từ 1 đầu vào có thể nối tới nhiều đầu ra, tùy theo trạng thái.

Mạch có 1 đầu vào dữ liệu, 2n đầu ra dữ liệu y0, y1,... , y2n-1 và có n đầu vào trạng thái là là s0, s1, …, s(n-1)

Bộ DEMUX làm việc theo nguyên lý ngược với MUX: ứng với mỗi tổ hợp tín hiệu vào trạng thái, thì tín hiệu đầu ra y1 tương ứng có giá trị bằng với các tín hiệu đầu vào dữ liệu x. Do đó có thể xem DEMUX là 1 chuyển mạch điện tử theo chiều ngược

Câu 21: Bộ cộng và bộ so sánh: nguyên lí, cách thực hiện

* Bộ cộng nhị phân

Nguyên lý: bộ cộng nhị phân được xây dựng để cộng 2 số nhị phân nhiều bit. Nguyên lý phép cộng nhị phân cũng được thực hiện theo nguyên lý chung tương tự như phép cộng thập phân, tức là từ bit có trọng số thấp nhất (LSB) đến bit có trọng số cao nhất (MSB). Việc cộng được thực hiện trên 2 bit có cùng trọng số, với bit nhớ của phép cộng trước

Xây dựng:

+ Xây dựng bộ cộng từ 1 bit: về nguyên tắc, các bộ cộng đều có thể được xây dựng từ bộ cộng 1 bit có nhớ (hay còn gọi là Full Adder – bộ cộng đủ).

Nhược điểm của bộ cộng này là tốc dộ chậm do phéo cộng của 2 bit thứ i chỉ cho kết quả đúng khi có bit ci-1. Có nghĩa là các phép cộng từ bit thứ 0 cho đến thứ i-1 đã hoàn tất. Bộ cộng này được gọi là giả song song (Pseudoparallel Adder) mặc dù các bit tin hiệu vào đều được đưa vào song song. Người ta tạo ra các cộng tốc độ nhanh theo ngyên lý làm giảm thời gian lan truyền của tín hiệu từ đầu vào tới các đầu ra

+ Bộ cộng song song hoàn toàn (Full Parallel Adder): với bộ cộng này thì bit nhớ thứ ci-1 được tạo ra trực tiếp từ các bit tín hiệu vào. Biến đổi tiếp tục ta sẽ được mạch 2 cấp. Tuy nhiên khi số bit tăng lên thì độ phức tạp và dẫn đến số cổng tăng đáng kể nên ít được chế tạo.

+ Bộ cộng thấy trước nhớ: chia bộ cộng thành các nhóm và sử dụng đường vòng nhớ để tăng tốc độ lan truyền bit nhớ.

* Bộ so sánh

Nguyên lý: Mạch được xây dựng để so sánh 2 số nhị phân nhiều bit. Tùy theo cách lấy ra kết quả mà ta có các loại khác nhau. Bộ so sánh được xây dựng theo nguyên lý so sánh chung là so sánh trên 2 bit cùng trọng số và được tiến hành từ các bit có trọng số cao nhất (MSB) đến các bit có trọng số thấp nhất (LSB). Khi 2 bit xi khác yi thì cho kết quả so sánh. 2 số X Y bằng nhau khi và chỉ khi tất cả các bit tương ứng phải bằng nhau

Cách thực hiện: để nhẹ nhàng khi ghép nối, khi xây dựng các modul so sánh, ta thêm vào các chân tín hiệu để ghép nối các tầng với nhau. Các bit của 2 số so sánh được đưa vào đầu vào của 2 bộ so sánh. Theo nguyên lý so sánh thì đầu ra kết quả phải được lấy trên các đầu ra so sánh của bộ so sánh trọng số cao

Câu 22: Khái niệm mạch dãy: định nghĩa, mô hình kỹ thuật của mạch dãy

Mạch logic dãy (mạch logic tuần tự - Sequential logic circuits):

Trước hết là 1 mạch làm việc với tín hiệu số.

Tổ hợp tín hiệu ra tại 1 thời điểm không những chỉ phụ thuộc vào tổ hợp các tín hiệu vào tại thời điểm đó, mà còn phụ thuộc vào tổ hợp các tín hiệu vào tại các thời điểm trước đó của mạch.

Mô hình kỹ thuật của mạch dãy:

1 mạch dã có các tín hiệu vào là x0, x1, …, x(n-1), các tín hiệu ra là y0, y1, …, y(m-1)

Gọi: X= {X0, X1, … Xn-1} là các tổ tập hợp các tín hiệu vào, N <= 2n

Y= {Y0, Y1, …,Ym-1} là các tổ tập hợp các tín hiệu ra, M<= 2m

Tổ hợp tín hiệu vào tại thời điểm hiện tại Y(t) không những chỉ phụ thuộc vào tổ hợp tín hiệu vào tại thời điểm đó X(t), mà còn phụ thuộc vào các tổ hợp của các tín hiệu vào ở các thời điểm trước đó X(t-1). Như vậy, trong mạc dãy phải có các phần tử để nhớ trạng thái của mạch (trạng thái trong) mà các tổ hợp tín hiệu vào tại các thời điểm X(t-1) tác động lên mạch

Để thuận tiện,ta tách mạch dãy thành 2 phần là mạch logic tổ hợp và phần nhớ.

Phần nhớ chứa các phần tử nhớ để nhớ các trạng thái của mạch tổ hợp tín hiệu vào tại các thời điểm trước đó tác động. Mỗi phần tử nhớ nhớ được 1 bit. Tổ hợp cá trạng thái của các phần tử nhớ tại 1 thời điểm chính là trạng thái của mạch tịa thời điểm đó, và là tổ hợp các tín hiệu trạng thái s0, s1, …, s(l-1) của mạch. Nếu mạch có 1 phần tử nhớ thì có thể nhớ tối đa được 2^t trạng thái trong.

Phần mạch tổ hợp có nhiệm vụ nhận tín hiệu vào, biến đổi để đưa ra các tín hiệu. Tín hiêu vào của mạch tổ hợp gồm các tí hiệu vào của mạch và các tín hiệu trạng thái từ phần tử nhớ s0, s1, …, s(l-1). Tín hiệu ra là các tín hiệu ra của mạch y0, y1, …, y(m-1) và các tín hiệu kích r0, r1, …, r(l-1) đưa đến phần tử nhớ

Tại thời điểm t, khi các tín hiệu vào của mạch là x0, x1, …, x(n-1) thay đổi giá trị từ X(t-1) sang X(t). Tổ hợp X(t) đưa tới đầu vào của mạch cùng với tổ hợp tín hiệu trạng thái tại thời điểm S(t), sẽ tạo ra ở các đầu ra của mạch phần mạch tổ hợp 1 tổ hợp tín hiệu Y(t) và R(t). R(t) từ phần mạch tổ hợp đưa đến phần nhớ, làm thay đổi các trạng thái cho các phần tử nhớ và tạo ra trạng thái mới S(t+1), tương ứng với tín hiệu vào mới X(t) của mạch

Câu 23: Các phương pháp mô tả mạch dãy

Có 4 cách để mô tả mạch dãy

Mô tả bằng lời: được sử dụng để mô tả mối quan hệ logic của hệ. Để mô tả một hệ mạch, ta có thể quan niệm hệ là một hộp đen có các đầu vào và đầu ra tín hiệu. Quy luật biến đổi của tín hiệu được mô tả bằng một số câu cụ thể

Mô tả bằng đồ thị thời gian: là một họ đồ thị thời gian, biểu diễn sụ thay đổi của các tín hiệu ra theo các tín hiệu vào trên cùng một trục thời gian

Mô tả bằng đồ hình trạng thái: đồ hình trạng thái của một mạch dãy là một đồ thị có hướng, có số đỉnh bằng số trạng thái trong của mạch. Mỗi đỉnh tương ứng với một trạng thái. Các cung có hướng đi từ đỉnh đến biểu diễn sự chuyển biến trạng thái của mạch.

Si -----------------Xp/Yq----------

Để hiểu sự chuyển biến trạng thái trên đồ hình, ta giả sử có sự chuyển trạng thái từ đỉnh Si sang đỉnh Sj bởi một cung có hướng như trên, nghĩa là: Nếu mạch đang ở trạng thái Si, ta đưa đến các đầu vào tổ hợp tín hiệu Xp, thì mạch sẽ chuyển sang trạng thái mới là Sj và cho ra trên các đầu ra tổ hợp tín hiệu là Yq

Mô tả bằng bảng: dùng 2 loại bảng để mô tả mạch dãy là bảng chuyển đổi trạng thái và bảng ra

Về cấu trúc 2 bảng là giống nhau.

TT cũ

TT mới/y

x = 0

x = 1

Sj/y= a

Sq/y=b

Bảng có số hàng tương ứng với số trạng thái của mạch và mỗi hàng ứng với một trạng thái. Còn số cột của bảng ứng với số các tổ hợp tín hiệu vào của mạch, và mỗi cột cũng tương ứng với 1 tổ hợp tín hiệu vào

Nội dung của bảng được ghi vào các ô giao của hàng và cột là:

Với bảng chuyển trạng thái, các ô được ghi trạng thái tiếp theo mà mạch phải chuyển biến đến khi trạng thái trước đo của mạch ứng với trạng thái của hàng và dưới tác động của tổ hợp tín hiệu vào tương ứng của cột.

Với bảng ra, ô giao sẽ ghi tổ hợp tín hiệu tra tương ứng.

Câu 24: Flip-Flop: định nghĩa và phân loại

Định nghĩa: Flip – Flop (FF) (còn được gọi là mạch lật, mạch bập bênh, hay trigơ) là một phần tử logic có khả năng lưu trữ (nhớ) một trong hai trạng thái 0 và 1, và có nghĩa là có hai trạng thái ổn định tùy theo tín hiệu đặt ở đầu vào của FF.

+ 2 đầu vào có tính liên hợp Q và

. Giá trị đầu ra Q là trạng thái của FF.

+ Các đầu vào bao gồm:

Đầu vào xung đồng bộ Ck (clock): đưa Ck vào FF để đồng bộ quá trình làm việc cho FF.

Các đầu vào điều khiển trực tiếp (các đầu vào điều khiển không đồng bộ) , xác định giá trị của Q phải ở 1 trong 2 trạng thái 0 và 1 mà không phụ thuộc vào tín hiệu đầu vào Ck.

2 đầu vào này thường có tên Preset (Pr) và Clear (Cl). Pr đặt Q về trạng thái 1, Cl đưa Q về 0. 2 đầu vào này không được đồng thời có mức tích cực vì nó sẽ phá vỡ cấu trúc của FF.

Các đầu vào dữ liệu (đầu vào điều khiển đồng bộ) là các đầu vào mà khi các tín hiệu đầu vào thay dổi thì đầu ra Q thay đổi giá trị tương ứng khi và chỉ khi xuất hiện Ck.

Trong 1 FF, dữ liệu được đưa đến các đầu vào dữ liệu, và được “nhớ” trên đầu ra Q của FF, nên các đầu vào dữ liệu và đầu ra Q hay Q’ luôn phải có trong 1 FF. Đầu vào đồng bộ Ck có thể có hoặc không tùy vào loại FF.

Phân loại FF: ta có 2 cách phân loại cơ bản

Theo các đầu vào điều khiển đồng bộ: 1 đầu vào là D – FF, T – FF và 2 đầu vào là RS – FF và JK – FF. Đôi khi ta còn gặp các loại FF nhiều đầu vào.

Phân loại theo cách làm việc: đồng bộ và không đồng bộ (có hoặc không có Ck). Có Ck thì việc ghi dữ liệu được thực hiện ngay sau khi có dữ liệu đưa tới đầu vào dữ liệu của FF cùng với sự xuất hiện của xung Ck.

Với FF không có Ck thì việc ghi dữ liệu thực hiện khi dữ liệu được đặt tới các đầu vào dữ liệu của FF

Câu 25: Các Filp-Flop thông dụng trong kỹ thuật số

a. RS - FF

Một FF - RS đơn giản chỉ có 2 đầu vào dữ liệu là R (Reset) và S (set) Mà không có đầu vào nhịp xung và các đầu vào điều khiển không đồng bộ. Các đầu vào điều khiển này được đặt tên theo chức năng:

Set là để dặt mức đầu ra, Q = 1

Reset để xóa mức đầu ra, Q = 1

Hình 6.16a là sơ đồ khối của một FF -RS đơn giản và cũng là cách ký hiệu của FF thương được dùng trên các sơ đồ mạch điện.

Bảng giá trị hàm của FF được cho hình 6.13. trong bảng này khi đầu vào Set có mức 1 thì đầu ra Q sẽ lên 1 dù giá trị trước đó có là 0 hay 1 . Tương tự đầu ra Q sẽ có mức 0 khi Reset có mức 1.Điều đó buộc người người thiết kế không được phép cho cả 2 đầu vào đều có mức tích cực đồng thời ( mức 1 ). Khi cả 2 đầu vào Set và Reset có mức logic 0 thì đầu ra Q không có thay đổi giá trị.

Bảng Karnaugh:

x\SR

Phương trình đặc trưng của FF-RS: Q’=S+Q.

Đồ hình trạng thái của FF-RS

Q=0

SR=00V01 SR=10 R=00V10

SR=01

b. JK-FF

Một JK-FF đơn giản có 2 đầu vào điều khiển đồng bộ là J và K mà không có đầu vào xung nhịp và các đầu vào không đồng bộ. Sơ đồ khối và bảng giá trị hàm trong bảng 6.17. Bảng giá trị cho phép khi giá trị của các đầu vào JK=11. Khi đó giá trị của đầu ra Q sẽ đảo. Tức là nếu Q có Giá trị trước đó là 0 thì sẽ thành 1 và ngược lại.

Q’

J Q

Hinhf 6.17:JK-FF

Bảng trạng thái

Q\SR

Phương trình đặc trưng Q’=J

Đồ hình trạng thái

Khi tổ hợp các tín hiệu vào JK= 11 thì FF thay đổi trạng thái của đầu ra Q liên tục và sẽ tạo ra dao động xung ở đầu ra Q. Tuy nhiên, đây là dao động không mong muốn do tần số và độ rộng xung không thể điều khiển được mà chỉ do các tham số trong mạch gây ra độ trễ quyết định

là FF-JK đơn giản được bằng cổng NAND.

c. D-FF

D-FF là loại FF có một đầu vào điều khiển đồng bộ D.

Sơ đồ khối và bảng giá trị của FF-D trên

Trong bảng giá trị thì đầu ra Q có giá trị 0 khi đầu vao D = 0, còn D = 1 thì giá trị đầu ra Q = 1. Cho nên có thể gọi FF-D là loại FF dữ liệu, được sử dụng để ghi các bit dữ liệu vào.

Phương trình đặc trưng: Q’ = D

Từ bảng giá trị hàm ta rút ra được đồ hình trạng thái

Dựa vào đồ hình trạng thái ta thấy ứng với mỗi tổ hợp tín hiệu đầu vào đều có 1 trạng thái tương ứng bền với nó. Có nghĩa là FF ở nguyên trạng thái này, nếu tổ hợp tín hiệu vào đó vẫn tồn tại trên các đầu vào dữ liệu. Do đó các FF-RS và nhất là FF-D được sử dụng làm phần tử nhớ trạng thái các mạch dãy không đồng bộ dạng cơ bản.

Ta xây dựng sơ đồ mạch từ FF-RS hay FF-JK

d.T-FF

T-FF là loại FF có 1 đầu vào điều khiển đồng bộ T

Một FF-T đơn giản có 1 đầu vào điều khiển đồng bộ là T. Sơ đồ khồi vag bảng giá trị của FF-T trên . Trong bảng giá trị thì đầu ra Q giữ nguyên giá trị cũ khi đầu vào T = 0, còn khi T=1 sẽ đảo giá trị của đầu ra Q.

Phương trình đặc trưng cho FF-T: Q’=

. Q + T .

Và từ bảng giá trị ta rút ra được đồ hình trạng thái của FF-T . Tương tự như FF-JK đối với FF-T, khi giá trị đầu vào bằng 1 cũng sẽ gây ra dao động cần phải tránh trên đầu ra.

Từ loại FF trên ta thấy, trong các mạch cổng của các FF có đương phản hồi từ đầu ra về đầu vào tương ứng là các giá trị cũ (Q) trong phương trình đặc trưng. Đây chính là yếu tố tạo nên tính chất “nhớ” của FF.

Câu 26: Các phương pháp đồng bộ FF và đồ thị thời gian của FF

a. Các phương pháp đồng bộ FF.

Có 3 phương pháp đồng bộ FF cơ bản sau:

a.1. Đồng bộ bằng mức dương (hay mức H hay mức ‘1’) là đầu ra Q thay đổi giá trị khi và chỉ khi trong khoảng thời gian tồn tại mức H của xung Ck. Ký hiệu FF đồng bộ mức dương trên sơ đồ mạch và trong bảng giá trị hàm trên

a.2. Đồng bộ băng mức âm (hay mức L hay mức ‘0’) là đầu ra Q thay đổi giá trị khi và chỉ khi trong khoảng thời gian tồn tại mức L của xung Ck. Ký hiệu trên sơ đồ và trong

a.3. Đồng bộ bằng sườn dương (hay sườn lên , hay sườn trước) là đầu ra Q thay đổi giá trị khi và chỉ khi trong khoảng thời điểm sườn lên của xung Ck. Ký hiệu trên sơ đồ và trong bảng

a.4.Đồng bộ bằng sườn âm ( hay sườn xuống hay sườn sau) là đầu ra Q thay đổi giá trị khi và chỉ khi trong khoảng thời điểm sườn xuống của xung Ck. Ký hiệu trên sơ đồ và trong bảng

Đồ thị thời gian của FF-D của 2 loại đồng bộ bằng mức sườn dương và đồng bộ bằng sườn dương

Sự chuyển biến trạng thái đầu ra Q của FF-D đồng bộ bằng mức xảy ra tại mức cao của xung Clock, còn bằng sườn thì tại sườn sườn lên của xung.

Câu 27: Xác định giá trị đầu vào kích của FF

Đầu vào kích là một cách goi của đầu vào dữ liệu hay đầu vào điề khiển đồng bộ của FF. Trong các trường hợp, Khi tổng hợp và phân tích mạch dãy dùng FF làm phần tử nhớ, người ta phải xác định ngược các giá trị đầu vào kích của các FF.

Bài toán xác định giá trị của các đầu vao kích được phát biểu là: Nếu ta đã biết trạng thái trước của FF và biết trạng thái mà FF sẽ phải chuyển đến, khi đó phải xác định giá trị của các tín hiệu của các đầu vao dữ liệu(hay đầu vào kích) phải là bao nhiêu để sự chuyển biến trạng thái như trên của FF là đúng.

Từ các bảng giá trị của các loại FF, ta tìm được giá trị các đầu vào kích cho các FF tương ứng theo bảng sau:

Q’

FF-D

FF-T

FF-RS

FF-JK

Trong bảng, ký hiệu x là giá trị của tín hiệu vào có thể là 0 hay 1 tùy ý.

Câu 28: Phương pháp tạo 1 FF từ các loại FF khác

Mạch điện của FF cần được tạo ra có sơ đồ khối chung trên .

Với sơ đồ thiết kế này ta nhận thấy:

Đầu ra Q và

của FF cần tạo cũng là của FF có sẵn. Các đầu vào Ck và các đầu vao điều khiển Cl và Pr của FF có sẵn và FF cần tạo là chung nhau.

Tín hiệu vào dữ liệu của FF có sẵn là tín hiệu của phần mạch logic tổ hợp. Còn tín hiệu vào của mạch tổ hợp là tín hiệu vào dữ liệu của FF cần tạo và tín hiệu trở về từ đầu ra (trạng thái cũ Q).

Các bước thực hiện:

Bước 1: Xây dựng bảo giá trị cho FF cần tạo.Trong bảng này, từ các tín hiệu vào dữ liệu và trạng thái cũ Q của FF cần tạo, ta xác định được trạng thái cần phải chuyển biến điến Q’.

Bước 2: Căn cứ vào bảng xác định đầu vao kích của FF có sẵn và trạng thái cũ, trạng thái chuyển biến đến trong bảng giá trị ở bước 1 ta xác định được giá trị của các đầu vào dữ liệu tương ứng của FF có sẵn.

Bước 3: Từ đó ta có bảng giá trị hàm cho mạch tổ hợp và xây dựng được mạch tổ hợp như đã thực hiện trong chương mạch tổ hợp.

Bước 4: Vẽ mạch cho FF cần tạo.

Câu 29: Bài toán và các bước thiết kế mạch dãy

Bài toán(ví dụ)

Thiết kế 1 mạch dãy đồng bộ để kiểm tra dãy tín hiệu vào ở dạng nhị phân có độ dài bằng 3 được đưa vào liên tiếp trên đầu vào x, đồng bộ với xung nhịp Ck. Nếu dãy 3 bit tín hiệu vào có dạng 010, 011 hay 111 thì đầu ra z = 1, còn lại z = 0.

Các bước thiết kế mạch dãy:

Bước 1: Phân tích thiết kế

Bước 2: Mô hình hóa

Bước 3: Đơn giản trạng thái trong

Bước 4: Mã hóa trạng thái

Bước 5: Xây dựng hệ phương trình của mạch

Bước 6: Sơ đồ mạch

Câu 30: Phương pháp đơn giản trạng thái trong

Sử dụng phương pháp bảng tam giác.

S1-S3

S2-S4

S1-S5

S2-S6

S3-S5

S4-S6

S0-S1

S0-S2

S0-S1

S0-S2

Các trạng thái tương đương S3 ~ S5 thay bằng S35, S4 ~ S6 thay bằng S46

Sau khi xét tất cả các cặp trong bảng, các trạng thái S1 và S2 cũng tương đương, và được thay thế bằng S12

Từ đó ta có đồ hình trạng thái và bảng trạng thái tối thiểu

Trạng thái hiện tại

Trạng thái tiếp theo

X = 0

X = 1

S12/z=0

S12/0

S12

S35/0

S46/0

S35

S0/0

S46

S0/0

Câu 31: Mã hóa trạng thái. Sự tranh chấp trạng thái và cách loại trừ

31.1.Mã hóa trạng thái

Việc trước tiên là xác định số biến trạng thái(mỗi biến trạng thái tương ứng với 1 phần tử nhớ là FF)

Nếu 1 mạch dãy có L trạng thái thì số phần tử nhớ I ít nhất cần thiết để mã hóa trạng thái cho mạch sẽ là:

I =

Sau đó gán cho mỗi trạng thái trong của mạch dãy một tổ hợp giá trị các biến trạng thái.

31.2.Tranh chấp trạng thái và biện pháp loại trừ.

Giả sử mạch 4 trạng thái được mã hóa bởi 2 biến trạng thái (FF1 và FF0).Cả 2 cùng đều chuyển trạng thái từ 0 sang 1, mạch từ trạng thái 00 sang 11 và bền tại đó nếu tổ hợp tín hiệu vẫn tồn tại.

Tuy nhiên do có sự chay đua trong mạch tổ hợp, tín hiệu từ đầu ra của mạch tổ hợp đưa đến các đầu vào kích của các FF có thể có sai sót trong thời gian quá độ. Các trường hợp:

- Cả FF0 và FF1 đều chuyển trạng thái từ 0 sang 1 đồng thời thì mạch sẽ làm việc đúng kế hoạch.

- FF1 chuyển biến trước, mạch có giai đoạn rơi vào trạng thái 01. Theo đồ hình thiết kế nếu mạch ở trạng thái 01, tín hiệu vào vẫn là X2 thì mạch trở về 11 và bền tại đó

- FF0 chuyển biến trước, mạch có giai đoạn ở trạng thái 10. Theo đồ hình thiết kế thì rất có thể mạch tồn tại ở trạng thái 10 và bền tại đó khi tín hiệu vào tồn tại X2.

Trong 3 trường hợp trên thì trương hợp 2 và 3 là tranh chấp trạng thái.

31.3.Biện pháp loại trừ

+ Do sự chạy đua trong mạch tổ hợp chỉ xảy ra trong quá trình quá độ của mạch tổ hợp khi tín hiệu vào của mạch thay đổi nên nếu các phần tử nhớ trong phần nhớ có thể chọn được là loại FF đồng bộ có chân tín hiệu Cl và quá trình chuyển trang thái của các FF này được đồng bộ bằng 1 xung đồng bộ ngoài Ck thì có thể loại bỏ được các trạng thái tranh chấp .

+ Trường hợp không sử dụng được các FF được đồng bộ bằng xung đồng bộ, cần phải sử dụng các bộ mã có khả năng loại trừ được tranh chấp trạng thái nguy hiểm để mã hóa trạng thái.

Câu 32: Xác định hàm kích và hàm ra

Xác định hàm ra là xây dựng được hệ hàm ra của mạch tổ hợp giữ các biến ra (yi) với các biến vào (xi) và các biến trạng thái của mạch (sk=qk) và hàm kích là xây dựng được hệ hàm của mạch tổ hợp.

Xây dựng từ bảng:

Xây dựng hệ hàm ra phải xuất phát từ bảng ra đã mã hóa. Tách bảng này ra thành m bảng tương ứng cho m hàm ra và đó chính là các bảng gí trị hàm được trình bày dưới 1 dạng khác. Do đó việc xây dựng hệ hàm ra từ bảng ra và tối thiểu hệ hàm, được thực hiện thep cách của mạch tổ hợp.

Việc xây dựng hàm kích được thực hiện theo các bước sau:

Bước 1: Chọn loại FF dùng làm phần tử nhớcho mạch, và tương ứng ta có bảng xác định giá trị đầu vào kích của FF đó.

Bước 2: Trên bảng chuyển trạng thái đã được mã hóa, xác định giá trí của các đầu vào kích của các FF làm phần tử nhớ ứng với giá trị trạng thái mới và cũ.

Bước 3: Cũng tương tự như bảng ra. Bảng các giá trị đầu vào kích cũng chính là bảng giá trị hàm trong mạch tổ hợp, ta tìm được hệ các hàm kích.

Câu 33: Phân tích mạch dãy đồng bộ. Tranh chấp trạng thái

Các bước thực hiện:

Bước 1:

Phân tích sơ đồ

Trên sơ đồ mạch, xác định chức năng của các phần tử, mối liên hệ giữa các phần tử. Xác định số đầu vào, đầu ra, đặc điểm của các đầu vào ra đó của mạch. Xác định số trạng thái trong có thể có của mạch từ số phần tử nhớ.

Bước 2:

Xây dựng các phương trình hàm ra và hàm kích

Việc xây dựng được các phương trình của hệ hàm ra và hàm kích được thực hiện trên phần mạch tổ hợp nên việc thực hiện tương tự khi phân tích mạch tổ hợp. Từ sơ đồ mạch, ta viết được các phương trình hệ hàm ra và hàm kích.

Bước 3:

Lập bảng trạng thái và bảng ra của mạch

Từ hệ các phương trình hàm ra của mạch, ta xây dựng được bảng ra

Từ hệ các phương trình hàm kích và phương trình đặc trưng của FF được sử dụng làm phần tử nhớ trong mạch, thay thế các giá trị và rút ra được bảng trạng thái của mạch.

Bước 4:

Đồ hình trạng thái

Xây dựng đồ hình trạng thái của mạch từ bảng chuyển trạng thái và bảng ra

Bước 5:

Chức năng của mạch

Phân tích đồ hình trạng thái của mạch, rút ra được chức năng của mạch và mối quan hệ logic các tín hiệu.

Tranh chấp trạng thái

- Là hiện tuợng xuất hiện khi các tín hiệu ở đầu ra của mạch tổ hợp đưa đến đầu vào kích FF có thể có sai sót trong thời gian quá độ.

- Có hai loại tranh chấp trạng thái là tranh chấp trạng thái nguy hiểm và không nguy hiểm.

- Khi xảy ra tranh chấp trạng thái không nguy hiểm, mạch vẫn quay về đuợc đúng với thiết kế

- Khi xảy ra tranh chấp trạng thái nguy hiểm, để loại trừ các tranh chấp này ta dùng các phuơng pháp

+ Sử dụng các FF đồng bộ chân tín hiệu Ck để quá trình chuyển trạng thái của các FF đuợc đồng bộ bằng một xung đồng bộ ngoài Ck.

+ Khi không sử dụng đuợc các FF đuợc đồng bộ bằng xung đồng bộ, cần phải sử dụng các bộ mã có khả năng loại trừ tranh chấp trạng thái nguy hiểm để mã hóa.

Câu 34: Định nghĩa bộ đếm và các phương pháp thiết kế

- Bộ đếm (Counter) là một mạch dãy đặc biệt được thiết kế để đếm xung.

- Các phương pháp thiết kế:

+ Sử dụng các FF để thiết kế.

+ Sử dụng bộ cộng nhị phân.

Câu 35: Phương pháp xây dựng bộ đếm đồng bộ. Cho ví dụ

Bước 1:

Đồ hình trạng thái bộ đếm

Trong đồ hình này không cần thể hiện tín hiệu ra mà chỉ cần thể hiện sự chuyển biến trạng thái của bộ đếm.

Bước 2:

Mã hóa trạng thái

Mã hóa trạng thái bằng một bộ mã nào đó cần thiết cho việc sử dụng bộ đếm

Bước 3:

Xây dựng hàm kích

Chọn loại FF để mã hóa. Thường loại FF được chọn là FF - JK hay FF – T do tính chất chuyển mạch của các loại FF này và có nhiều trạng thái bất định làm mạch đơn giản hơn. Hệ hàm kích có thể xây dựng theo hai cách

Cách 1: Xây dựng hàm kích có thể dựa vào đồ hình trạng thái bộ đếm hay bẳng chuyển trạng thái tương tự như với mạch dãy

Cách 2: Từ các phương trình chuyển trạng thái của bộ đếm và phương trình đặc trưng của FF, ta xây dựng hệ hàm kích

Bước 4:

Biến đổi đại số

Sử dụng các kiến thức đại số logic để biến đổi hệ hàm về dạng tối ưu như trong phần mạch tổ hợp

Bước 5:

Sơ đồ mạch

Từ các phương trình và các FF, xây dựng sơ đồ mạch điện của bộ đếm.

Bước 6:

Kiểm tra khả năng tự khởi động

Lập bảng chuyển trạng thái cho các trạng thái cấm để xác định được khả năng tự khởi động hay các chu trình cấm của bộ đếm để xử lý.

Ví dụ: Thiết kế bộ đếm nhị phân đồng bộ kđ = 8, mã GRAY

Bước 1 và 2:

Hệ số đếm là 8, đồ hình trạng thái bộ đếm

Bước 3 và 4:

Sử dụng phuơng pháp bảng để xây dựng hệ hàm kích

Chọn FF-JK để làm phần tử nhớ và căn cứ vào bảng xác định đầu vào kích của FF-JK, trên bảng chuyển trạng thái ta rút ra đuợc giá trị các đầu vào kích của mạch

Trạng thái cũ

Trạng thái mới

FF C

FF B

FF A

C’

B’

A’

Đưa lên bảng Karnaugh tối thiểu, rút ra hệ hàm kích:

JC = B .

KC =

JB =

. A KB = C . A

JA =

+ C . B =

= C Å

KA =

. B + C.

= C Å B

Bước 5:

Sơ đồ mạch

Câu 36: Phương pháp xây dựng bộ đếm không đồng bộ. Cho ví dụ

Bước 1 và 2:

Vẽ đồ hình trạng thái và mã hóa bằng một bộ mã nào đó

Bước 3:

Xác định các tín hiệu vào Ck

Vẽ đồ thị thời gian. Trên đồ thị thời gian, xác định tín hiệu vào Ck cho các FF với yêu cầu là số xung đầu vào cho Ck trong một chu kì đếm phải là ít nhất.

Bước 4:

Xây dựng hệ hàm kích

Tìm phương trình trạng thái cũng tương tự như với bộ đếm đồng bộ. Chỉ khác là với bộ đếm không đồng bộ, những trạng thái nào tồn tại trong những chu kì mà FFi không thay đổi trạng thái (không có Ck) thì giá trị Qi’ của FF đó được chọn là bất định. Tối thiểu, ta tìm được các hệ phương trình trạng thái.

Kết hợp với phương trình đặc trưng của FF được chọn làm phần tử nhớ, ta tìm được hệ hàm kích.

Bước 5 và 6:

Biến đổi đại số và vẽ sơ đồ mạch

Từ các phương trình và các FF, xây dựng sơ đồ mạch điện của bộ đếm.

Bước 7:

Kiểm tra khả năng tự khởi động

Lập bảng chuyển trạng thái cho các trạng thái cấm để xác định được khả năng tự khởi động hay các chu trình cấm của bộ đếm để xử lý.

Ví dụ: Thiết kế bộ đếm nhị phân không đồng bộ kđ = 8, mã nhị phân thuận

Buớc 1 và 2: Đồ hình trạng thái

Từ đó ta rút ra đuợc bảng đếm và bảng chuyển trạng thái Karnaugh khi có xung vào đếm

Xung vào

Trạng thái

đếm

Chưa có

Xung thứ 1

Xung thứ 2

Xung thứ 3

Xung thứ 4

Xung thứ 5

Xung thứ 6

Xung thứ 7

Xung thứ 8

Bảng chuyển trạng thái:

C’B’A’

001

010

100

011

101

110

000

111

Bước 3: Xây dựng đồ thị thời gian của bộ đếm (Hình 8.16)

(Vẽ vào đây)

Vẽ sơ đồ mạch

Câu 37: Nguyên lí của bộ đếm đặt lại trạng thái

Mạch đặt lại trạng thái cho FF, tương ứng với đầu di khi PL có mức tích cực. Mạch tạo ra các tín hiệu đưa đến các đầu vào điều khiển không đồng bộ Pr và Cl của FF.

Câu 38: Các IC đếm 7490 và 4510. Xây dựng bộ đếm từ IC đếm

IC 7490

Sơ đồ chân logic 7490

- IC đếm 7490 là một IC đếm thập phân không đồng bộ mã NBCD khá thông dụng. Nó có sơ đồ chân như hình trên.

- IC bao gồm hai bộ đếm tách biệt là:

+ Bộ đếm A: Có kđA = 2, có đầu vào là CP0 và đầu ra là Q0

+ Bộ đếm B: Có kđB = 5, có đầu vào là CP1 và đầu ra là Q1, Q2, Q3

Xem thêm: Trang 242 -Sách Kỹ Thuật Số - Tập 1 – Lê Xuân Bằng – Học Viện Kỹ Thuật Quân Sự

Sơ đồ chân logic 4510

Xem thêm: Trang 243 -Sách Kỹ Thuật Số - Tập 1 – Lê Xuân Bằng – Học Viện Kỹ Thuật Quân Sự

Xây dựng bộ đếm từ IC

- Xây dựng bộ đếm có kđ= 6;

Xung

đếm

Bộ đếm 10

Bộ đếm 6

D’

C’

B’

A’

- Khi có xung thứ 6 tuơng ứng với trạng thái 0110, mạch sẽ phải chuyển về trạng thái 0000.

- Như thế mạch phản hồi đưa tín hiệu về các đầu vào xóa trạng thái khi có xung thứ 6.

- Trong truờng hợp này, ta sử dụng hai bit có giá trị 1 là B và C.

Lưu ý: Xem chi tiết tại trang 242 -Sách Kỹ Thuật Số - Tập 1 – Lê Xuân Bằng – Học Viện Kỹ Thuật Quân Sự

Câu 39: Thanh ghi: cấu tạo và phân loại

Cấu tạo

Do mỗi Flip Flop chỉ nhớ được một bit nên để nhớ n bit, phần nhớ trong thanh ghi phải có n Flip Flop.

Do tính chất để nhớ dữ liệu nên trong thanh ghi người ta thường sử dụng loại FF D hay loại FF khác được mắc thành FF D.

Phân loại

- Theo cách làm việc: Thanh ghi song song và nối tiếp

Thanh ghi nối tiếp còn có các trường hợp

Ghi vào nối tiếp, lấy ra song song

Ghi vào song song, lấy ra nối tiếp

Ghi vào nối tiếp, lấy ra nối tiếp

- Theo hướng ghi: Thanh ghi dịch phải và dịch trái.

- Theo đầu vào: Thanh ghi đầu vào đơn và đầu vào đôi.

- Theo đầu ra: Thanh ghi đầu ra đơn và đầu ra đôi.

Câu 40: Nguyên lí thanh ghi dịch và song song

Thanh ghi dịch: Có hai loại thanh ghi dịch phải và dịch trái

Thanh ghi dịch phải trong quá trình hoạt động (ghi hay đọc) các bit dữ liệu được dịch dần từ FF trái sang FF phải

Thanh ghi dịch trái thì các bit dữ liệu được ghi từ FF phải sang FF trái.

Thanh ghi song song:

Việc ghi n bit dữ liệu hay đọc n bit dữ liệu được thực hiện song song đồng thời.

Thanh ghi này phải có n đầu vào và n đầu ra để đưa vào và lấy ra đồng thời n bit.

Bạn đang đọc truyện trên: Truyen2U.Pro

Trước Sau