1. Các khối logic cấu hình:

Cấu trúc của khối logic có thể được thiết kế theo nhiều cách khác nhau. Một

số khối logic có thể chỉ đơn giản là các cổng AND hai ngõ nhập. Các logic block khác

có cấu trúc phức tạp hơn như các multiplexer hay các bảng tìm kiếm (look-up table).

Hầu hết các khối logic chứa một số loại flip-flop để hỗ trợ cho việc thực hiện các

mạch tuần tự.

2. Các đường kết nối:

Cấu trúc của các đường kết nối trong FPGA được gọi là kiến trúc routing

(routing architecture). Kiến trúc routing gồm các đoạn dây nối và các chuyển mạch

(switch) lập trình được. Các chuyển mạch lập trình được có thể có nhiều cấu tạo khác

nhau như: pass-transistor được điều khiển bởi cell RAM, cầu chì nghịch (anti-fuse),

EPROM transistor và EEPROM transistor. Giống như khối logic, có nhiều cách khác

nhau để thiết kế kiến trúc routing. Một số FPGA cung cấp nhiều kết nối đơn giản giữa

các khối logic, một số khác cung cấp ít kết nối hơn nên routing phức tạp hơn.

3. Khối I/O:

Các chân I/O có thể cấu hình là ngõ vào, ngõ ra hoặc 2 chiều. Hầu hết các

chân I/O đều có chức năng đệm 3 trạng thái. Có rất nhiều hãng chuyên sản xuất

FPGA, 2 hãng chiếm thị phần lớn nhất thế giới là Altera và Xilinx.

Câu 2

.

Trình bày các công nghệ cấu hình cho FPGA/CPLD.

Thuật ngữ "chuyển mạch" để chỉ các phần tử lập trình cho phép các kết nối có

thể lập trình được giữa các đoạn dây nối. Có nhiều cách thực hiện các phần tử lập

trình, các công nghệ lập trình hiện đang được sử dụng là: RAM tĩnh, cầu chì nghịch,

EPROM transistor và EEPROM transistor. Mặc dù các công nghệ lập trình này khác

nhau, tất cả các phần tử lập trình đều có chung tính chất là có thể cấu hình được ở một

trong hai trạng thái: ON và OFF.

Tính chất các phần tử lập trình:

• Chiếm càng ít diện tích của chip càng tốt.

• Có kháng trở thấp khi ở trạng thái ON và kháng trở rất cao ở trạng thái OFF.

• Có điện dung ký sinh thấp khi kết nối các đoạn dây.

• Có thể chế tạo một cách tin cậy số lượng lớn phần tử lập trình trên một chip.

Phân loại các công nghệ cấu hình cho FPGA/CPLD:

a.

Công nghệ lập trình dùng RAM tĩnh

Trong các FPGA sử dụng công nghệ lập trình SRAM, các logic block có thể

được kết nối với nhau qua cách kết hợp cả multiplexer và pass-gate. Vì SRAM là bộ

nhớ bay hơi, các FPGA này phải được tái cấu hình mỗi khi cấp nguồn cho chip.

Các chip được thực hiện theo công nghệ SRAM có diện tích khá lớn. Ưu điểm

chính của kỹ thuật này là cho phép FPGA có thể được tái cấu hình ngay trên mạch rất

nhanh và nó có thể được chế tạo bằng công nghệ CMOS chuẩn.

b.

Công nghệ lập trình dùng cầu chì nghịch (anti-fuse)

Một anti-fuse bình thường sẽ ở trạng thái có trở kháng cao, nhưng có thể bị

"nóng chảy" thành trạng thái có trở kháng thấp khi được lập trình ở điện thế cao. Diện

tích các chip sử dụng kỹ thuật anti-fuse rất nhỏ so với các công nghệ khác.

c.

Công nghệ lập trình dùng EPROM và EEPROM

Công nghệ lập trình dùng EPROM được sử dụng trong các FPGA của Altera.

Một EPROM transistor gồm 2 cổng: một cổng treo (floating-gate) và một cổng chọn

(select-gate). Cổng treo được đặt giữa cổng chọn và kênh của transistor. Một ưu điểm

của EPROM transistor là chúng có thể tái lập trình mà không cần bộ nhớ bên ngoài.