Câu 4: Sơ đồ khối đơn vị giao tiếp bus (BIU) của các bộ VXL công nghệ cao. Giải thích chức năng từng bộ phận: BIU, PUIQ, SFU, cache, IU, MMU. 

Trả lời: 

<Hinh ve>

* Chức năng của từng bộ phận: 

1. BIU: 

2. PUIQ (khối tiền đọc lệnh và hàng lệnh)

- chứa các mạch logic để đọc trc các lệnh từ Icache và đặt vào hàng xếp các lệnh theo nguyên tắc vào trc ra sau FIFO

- các lệnh này đc chuyển tới khối giải mã lệnh DU (decoding unit)

- phần lớn các họ VXL ngày nay cho phép 1 số lệnh đồng thời đc giải mã (xử lý song song )

3. SFU (special function unit): khối chức năng đặc biệt, có thể là:

- khối đồ họa

- khối xử lý tín hiệu

- khối xử lý ảnh

- bộ XL ma trận và vector

4. Cache: là BN tốc độ nhanh nằm giữa BVXL và BN chính

- Sự tồn tại BN dự trữ với k.thước đủ lớn làm tăng hiệu suất của BVXL vì nó cho phép BVXL truy nhập thông tin nhanh hơn nhiều so với truy cập vào BN chính

- BN dự trữ kép (dual cache memory) phân ra BN dự trữ các lệnh (Icache), BN dự trữ lưu trữ d.liệu (Dcache). Cả 2 cache đều kết nối với bus bên trong. Chúng nhận thông tin từ BN chính thông qua bus D.liệu và BIU.

- Icache kết nối trực tiếp với PUIQ, nó chuyển 1 hay 1 số lệnh vào PUIQ trong 1 c.kì

- Thông qua bus D.liệu bên trong BN dự trữ D.liệu (Dcache) và bus D.liệu điều hành (ODB) giao tiếp với các đơn vị chức năng khác (IU, SFU, FPU)

* Trong nhiều loại VXL còn có thêm BN dự trữ thứ cấp (secondary cache memory)

- cache bên trong chip VXL là cache sơ cấp (primary cache)

- cache thứ cấp nằm bên ngoài chip và giữa cache sơ cấp và BN chính bên trong cấu trúc BN. Nó có tốc độ truy cập nhanh hơn truy cập BN chính (vì nó nằm bên ngoài BVXL nên nó có thể có dung lượng lớn hơn cache sơ cấp).

- dung lượng của cache thứ cấp có thể lên đến vài MB (pentium III cho phép mở rộng tới 4 MB)

5. IU (integer unit): đơn vị nguyên

- Có đặc tính cấu trúc phục vụ cho xử lý song song nó có các đơn vị thao tác thực hiện các phép số học nguyên cộng/trừ, nhân/chia, có tập các thanh ghi 32 bit hoặc 64 bit.

- Các BVXL CISC thường có 8 16 thanh ghi.

- Các VXL RISC có tới 32 thanh ghi, đôi khi có hơn 100 thanh ghi.

- Dòng d.liệu đi theo 2 đường để tới các đvị thao tác các phép tính số học. Đvị giải mã phân chia lệnh DID nhận các chỉ thị đã đc giải mã của CU và gửi chúng tới các đvị x.lý các phép tính thích ứng.

- Các phép tính với số nguyên chuyển tới các đvị x.lý các số nguyên của IU, các phép tính dấu phẩy động chuyển tới đvị x.lý dấu phẩy động FDU, ... 

- D.liệu từ Dcache thông qua bus dữ liệu thao tác ODB chuyển tới các đvị x.lý

- Đvị dịch ống cho phép thực hiện các lệnh dịch nhiều bit nhanh trong 1 c.kì đơn.